「Memory Device」に関連した英語例文の一覧と使い方(358ページ目) - Weblio英語例文検索

The connecting module is used for a mobile communication terminal to which a USB memory or an input/output device is connected, comprising a housing and a plurality of connecting terminal members being located at different heights in the housing and having different lengths such that each of them is connected with only the USB memory or with only the input/output device.例文帳に追加

この接続モジュールは、ＵＳＢメモリ又は入出力デバイスが接続される移動体通信端末に用いられる接続モジュールであって、ケースと、前記ケースに異なる高さに配置され、異なる長さを有し、それぞれがＵＳＢメモリのみ又は入出力デバイスのみに接続される、複数の接続端子部材とを備えている。 - 特許庁

The memory device provided with SDRAM is a memory device controlling SDRAM performing burst access based on burst length, a cycle number counter setting the number of times of burst access based on the burst length at the time of initialization at which the burst length is set is provided, burst cycles in a read/write cycle are performed by the number of times set in the cycle number counter.例文帳に追加

ＳＤＲＡＭを備えたメモリ装置は、バースト長に基づくバーストアクセスを行うＳＤＲＡＭを制御するメモリ装置であって、前記バースト長を設定する初期化時に、バースト長に基づくバーストアクセスの回数を設定するサイクル数カウンタを設け、リード／ライトサイクルにおけるバーストサイクルを該サイクル数カウンタに設定された回数だけ行うようにしたことである。 - 特許庁

In a display method transmitting display data corresponding to a display screen 1 to a display device via a driver 3, the driver 3 writes display data corresponding to the display screen 1 in a display memory and it reads out the display data stored in the memory and it adds a prescribed processing to the read out data to transmit them to the display device.例文帳に追加

表示画面１に対応する表示データをドライバ３を介して表示装置に送出する表示方法において、前記表示画面１に対応する表示データを表示メモリに書込み、前記ドライバ３は、前記表示メモリに格納された表示データを読み出して所定の画像処理を加えて表示装置に送出するようにする。 - 特許庁

A memory device area 133 on a silicon board 101 is provided with a memory cell capacitor 135 comprising a lower electrode 126 of cylindrical structure, a capacitive insulating film 128, and an upper electrode 131, while a monitor device area 134 is provided with a monitor capacitor 136 comprising a lower electrode 127 of planar structure, the capacity insulating film 128, and an upper electrode 132.例文帳に追加

シリコン基板１０１のメモリ素子領域１３３には、円筒型構造である下部電極１２６、容量絶縁膜１２８、上部電極１３１からなるメモリセルキャパシタ１３５を設け、モニター素子領域１３４には、平面型構造である下部電極１２７、容量絶縁膜１２８、上部電極１３２からなるモニター用キャパシタ１３６を設けている。 - 特許庁

In an IC car and a higher-order device with a read only nonvolatile memory and a readable/writable nonvolatile memory, when the IC card transfers the telegram to the higher-order device, the IC card recognizes the confidentiality and integrity of the telegram by using two sets of paired public keys and secret keys.例文帳に追加

少なくとも演算処理部、揮発性メモリ、読み出し専用不揮発性メモリ及び読み出し書き込み可能な不揮発性メモリを具備したＩＣカード及び上位装置において、上位装置との電文の伝送において、対となっている公開鍵及び秘密鍵を２組使用して、前記電文の隠蔽及び完全性の確認を行うＩＣカードとする。 - 特許庁

In embodiment of the invention, the programming method of the nonvolatile memory device having a charge storage layer, a memory device, and a system, perform at least one unit programming loop, but each unit programming loop applies a programming pulse to at least two pages, applies time delay to the at least two pages, and applies a verifying pulse to the at least two pages.例文帳に追加

本発明の実施の形態による電荷保存層を有する不揮発性メモリ装置のプログラム方法、メモリ装置、システムは、少なくとも一つの単位プログラムループを遂行するが、各単位プログラムループは少なくとも二つのページにプログラムパルスを印加し、前記少なくとも二つのページに時間遅延を加え、前記少なくとも二つのページに検証パルスを印加する。 - 特許庁

To provide a highly reliable non-volatile semiconductor memory device capable of improving the inversion pressure resistance of a field transistor and the pressure resistance of an insulating film between a floating gate and a control gate, by protecting an element isolation region or producing method for non-volatile semiconductor memory device capable of improving throughput by protecting element isolation without using a lithography process.例文帳に追加

素子分離領域を保護することにより、フィールドトランジスタの反転耐圧及び浮遊ゲート・制御ゲート間絶縁膜の耐圧を向上出来る、高信頼性の不揮発性半導体記憶装置、またはリソグラフィ工程を用いずに素子分離を保護することで、スループットを向上できる不揮発性半導体記憶装置の製造方法を提供すること。 - 特許庁

This invented semiconductor disk device, as its feature, has, in a same housing, at least one nonvolatile semiconductor memory, an external interface device, a memory controller doubling as a file system controller and a data compression/decompression circuit, and has a means for compressing data during the data writing and a means for decompressing the data during the data reading.例文帳に追加

本発明による半導体ディスク装置は、少なくとも一つの不揮発性半導体メモリと外部インターフェース装置とファイルシステムコントローラを兼ねたメモリコントローラとデータ圧縮伸長回路を同一筐体内に備え、データの書き込み時にデータを圧縮する手段、データの読み出し時にデータを伸長する手段を備えることを特徴とする。 - 特許庁

This method comprises write-in of information elements for selecting a page written in a storage latch combined with columns of a non-volatile memory array, an initial stage including writing each data written in a page in a temporary storage device, and a write-in stage selecting a row of a non-volatile memory array conforming to contents of the temporary storage device.例文帳に追加

この方法は不揮発性メモリアレイの列と組み合わされた記憶ラッチに書込むページを選択するための情報要素の書込み、及びページに書込む各データの一時記憶装置への書込みを含む初期化段階、及び一時記憶装置の内容に従って不揮発性メモリアレイの行を選択することからなる書込み段階を含む。 - 特許庁

When updating various functions for basic application programs built in an electronic imaging apparatus 114, a removable memory device 354 is inserted into an external connector 352 of the electronic imaging apparatus, and then a computer 118 in the electronic imaging apparatus automatically scans the removable memory device 354 and displays executable software items on various menus.例文帳に追加

電子画像装置１１４に内蔵された基本的アプリケーションプログラムの種々の機能を更新する場合、着脱式メモリデバイス３５４を電子画像装置の外部コネクタ３５２に挿入すると電子画像装置のコンピュータ１１８は、着脱式メモリデバイス３５４を自動的に走査し、種々のメニューに実行可能なソフトウェア項目を表示する。 - 特許庁

A sensor device is provided with a memory, a radio communicator for transmitting/receiving a signal with an external device having an external application, a radio controller for controlling it, a microprocessor, a process controller for instructing the processor to load scripts in the memory and a sensor driver controller for activating a proper sensor based on a request received from the sensor and the external application.例文帳に追加

センサデバイスは、メモリと、外部アプリケーションを有する外部デバイスとの間で信号を送受信する無線コミュニケータと、これを制御する無線コントローラと、マイクロプロセッサと、メモリにスクリプトをロードするようプロセッサに指示するプロセスコントローラと、センサ及び外部アプリケーションから受信したリクエストに基づいて適切なセンサを活性化するセンサドライバコントローラとを具備する。 - 特許庁

This device is provided with plural disk array controllers 2 for controlling the recording and reproducing operation of data to a plurality of disk drives 8 corresponding to a command from a host device and controlling the input/output of reproduced data to the prescribed cache memory and each of these disk array controllers 2 is provided with one cache memory 4, which can be shared by each of relevant disk array controllers 2.例文帳に追加

上位装置からの指令により複数のディスクドライブ８に対するデータの記録再生動作を制御すると共に所定のキャッシュメモリに対する再生データの入出力を制御する複数のディスクアレイコントローラ２を備え、この各ディスクアレイコントローラ２に、当該各ディスクアレイコントローラ２が共用可能な一つのキャッシュメモリ４を併設することとした。 - 特許庁

When a firmware version is updated by a service from a manufacturer by use of an operation part 30 of the image forming device in updating the version of firmware of the image forming device, a CPU 72 copies the current firmware (Ver1) to a nonvolatile memory 73, and updates the current firmware (Ver1) by use of firmware (Ver2) in an SD card inserted to a memory card slot 29.例文帳に追加

画像形成装置のファームウェアのバージョンを更新する際に、メーカーのサービスが画像形成装置の操作部３０を使ってファームウェアのバージョンの更新処理手続きを行うと、ＣＰＵ７２が現行のファームウェア（Ver1）を不揮発性メモリ７３へコピーし、現行のファームウェア（Ver1）をメモリカードスロット２９に挿入されたＳＤカード内のファームウェア（Ver2）を用いて更新する。 - 特許庁

This device comprises the storing function of a plurality of storage mediums 4, an input means 7, a memory means 8, a memory reading means 10, a memory retrieval means 9, and a display means 6.例文帳に追加

複数個の記憶媒体４の保管機能と、入力手段７と、記憶手段８と、記憶読み取り手段１０と、記憶検索手段９と、表示手段６とを備えて、記憶媒体４の内容から必要項目の要約のみを入力手段７で入力すると、要約を表示手段６に表示させ検索手段９で複数個の記憶媒体４の中から該当内容の記憶媒体４を検索する。 - 特許庁

To prevent lowering of refresh performance by forming a silicide film on a gate electrode and preventing silicide formation metal from dispersing on the source and the drain of an access transistor in a state that the source and the drain of the access transistor of a memory cell area is covered with a sufficient thick insulation film regardless of the areas in a semiconductor memory device and its manufacturing method provided with a memory cell area and a logic area.例文帳に追加

メモリセル領域とロジック領域を備えた半導体メモリ装置とその製造方法において、メモリセル領域のアクセストランジスタのソース、ドレインをそれらの面積に拘わらず充分な厚さの絶縁膜で覆った状態で、そのゲート電極上にシリサイド膜を形成し、アクセストランジスタのソース、ドレインにシリサイド形成金属が拡散するのを阻止し、リフレッシュ性能の低下を防止する。 - 特許庁

A host computer performs the steps of: acquiring a used amount of memory of a printing device in response to reception of a print instruction; transmitting printing data generated based on the received print instruction, when acquired free capacity of the memory is larger than a prescribed value; and displaying a warning screen before transmission of the printing data when the acquired free capacity of the memory is smaller than the prescribed value.例文帳に追加

印刷指示を受け付けたことに応じて印刷装置のメモリの使用量を取得し、取得したメモリの空き容量が所定の値より大きい場合、受け付けた印刷指示に基づいて生成した印刷データを送信し、取得したメモリの空き容量が所定の値よりも大きい場合、印刷データを送信する前に警告画面を表示することを特徴とする。 - 特許庁

The data recording device includes a CD mechanical part 14 obtaining music data recorded in a CD, a buffer memory part 15 accumulating data obtained by the CD mechanical part 14, and a control part 11 variably controlling data obtaining speed of the CD mechanical part 14 based on capacity of data accumulated in the buffer memory part 15, reading out data accumulated in the buffer memory part 15, and driving a HDD 17.例文帳に追加

ＣＤに記録されている楽曲データを取得するＣＤメカ部１４と、ＣＤメカ部１４により取得されたデータを蓄積するバッファメモリ部１５と、バッファメモリ部１５に蓄積されたデータの容量に基づいてＣＤメカ部１４の取得速度を可変制御し、バッファメモリ部１５に蓄積されたデータを読み出してＨＤＤ１７を駆動する制御部１１と、を備える。 - 特許庁

In this magnetic disk device system which has a flash memory being a nonvolatile memory, and a medium being a magnetic disk, also has a function in which an alternative data storing sector of a defective sector caused later in the medium is arranged on the flash memory, defective information is stored in a redundant data part of the alternative data storing sector.例文帳に追加

本発明の磁気ディスク装置システムは、不揮発性メモリであるフラッシュメモリと、磁気ディスクであるメディアとを有し、前記フラッシュメモリ上に前記メディアで発生した後発の欠陥セクタの代替データ格納セクタを配置する機能を有する磁気ディスク装置システムにおいて、前記代替データ格納セクタの冗長データ部に欠陥情報を格納することを特徴とする。 - 特許庁

In CTI client software, customer information downloaded from a DB server 13 on login is expanded on the memory of a client PC 11; the DB server 13 is accessed using the customer information expanded on the memory as a key; related information is displayed on a display device using a CTI cooperation function; and the client information expanded on the memory of the client PC 11 is deleted on logout.例文帳に追加

ＣＴＩクライアントソフトにおいてログイン時にＤＢサーバ１３からダウンロードした顧客情報をクライアントＰＣ１１のメモリ上に展開し、メモリ上に展開した顧客情報をキーとしてＤＢサーバ１３にアクセスし、ＣＴＩ連携機能により関連情報を表示装置に表示するとともに、ログアウト時にクライアントＰＣ１１のメモリ上に展開された顧客情報を削除する。 - 特許庁

The unauthorized act prevention method for a card reader 1 having a nonvolatile memory (ROM 12) storing at least an operation program and a memory (RAM 11) storing an erase program erasing the operation program includes: a first step for erasing the operation program by the erasure program when receiving a memory erase command from an upper device; and a second step for erasing the erase program.例文帳に追加

少なくとも動作プログラムが格納される不揮発性メモリ（ＲＯＭ１２）と、動作プログラムを消去する消去プログラムが格納されるメモリ（ＲＡＭ１１）と、を有するカードリーダ１の不正行為防止方法であって、上位装置からのメモリ消去コマンドを受信したとき、消去プログラムにより動作プログラムを消去する第１ステップと、消去プログラムを消去する第２ステップと、が含まれる。 - 特許庁

The device has a processor 1, a RAM 2 as a writable memory, and a matching part 9; and the processor 1 writes a predefined data sequence to the memory 2 in predefined order before respective pieces of actual data and the matching part 9 stores a list of at least the data sequence and outputs the actual data written to the memory 2 successively the data sequence when detecting the data sequence.例文帳に追加

プロセッサ１、書き込み可能なメモリであるＲＡＭ２および照合部９を有し、プロセッサ１がメモリ２に対して、予め定義された順序で、予め定義されたデータ列を各実データの前に付加して書き込みを行い、照合部９が少なくとも上記データ列のリストを格納し、データ列を検出した時に上記データ列に続いてメモリ２に書き込まれた実データを出力する。 - 特許庁

The semiconductor memory device comprises: a first internal power supply generation circuit which generates a first internal power supply by boosting an external power supply voltage; a memory core to which the first internal power supply is supplied; and an antifuse memory in which predetermined information is written, and in addition, a write voltage generation circuit for generating the antifuse write voltage by boosting the first internal voltage.例文帳に追加

半導体メモリ装置は，外部電源電圧を昇圧して第１の内部電源を生成する第１の内部電源発生回路と，前記第１の内部電源が供給されるメモリコアと，所定の情報が書き込まれるアンチヒューズメモリとを有し，さらに，前記第１の内部電源を昇圧してアンチヒューズ書き込み電圧を生成する書き込み電圧発生回路を有する。 - 特許庁

When a PC 200 connected to a 1394 port 1051 is accessing a memory card 104, a USB port 1061 is disabled; when a PC 300 connected to the USB port 1061 is accessing the memory card 104, the 1394 port 1051 is disabled to thereby exclusively control the external device accessing the memory card 104.例文帳に追加

１３９４ポート１０５１に接続されたＰＣ２００がメモリカード１０４にアクセスをしている場合は、ＵＳＢポート１０６１をディセーブル状態にし、ＵＳＢポート１０６１に接続されたＰＣ３００がメモリカード１０４にアクセスをしている場合は、１３９４ポート１０５１をディセーブル状態にすることにより、メモリカード１０４にアクセスする外部装置を排他的に制御する。 - 特許庁

In a semiconductor integrated circuit device, a data signal DO is read from the selected memory cell MC while maintaining the word line WL corresponding to the selected memory cell MC at an "H" level during an RMW operation, a data signal read from a register 4 is added to the data signal DO to generate a write data signal DI, and the data signal DI is written in the selected memory cell MC.例文帳に追加

この半導体集積回路装置では、ＲＭＷ動作時に、選択メモリセルＭＣに対応するワード線ＷＬを「Ｈ」レベルに維持したまま、選択メモリセルＭＣからデータ信号ＤＯを読み出し、そのデータ信号ＤＯにレジスタ４から読み出したデータ信号を加算して書込データ信号ＤＩを生成し、そのデータ信号ＤＩを選択メモリセルＭＣに書き込む。 - 特許庁

The driving circuit 1 for driving the liquid crystal display device 6 comprises frame memory 2 for storing image data, a DAC 3 for converting digital data from the frame memory 2 into analog signals, a buffer circuit 4 for amplifying the output of the DAC 3 and outputting it, and a logic controller 5 for controlling the frame memory 2, DAC 3, and external circuits in response to an external logic signal.例文帳に追加

液晶表示装置６を駆動する駆動回路１は、画像データを記憶するフレームメモリ２と、フレームメモリ２からのディジタルデータをアナログ信号に変換するＤＡＣ３と、ＤＡＣ３の出力を電流増幅して出力するバッファ回路４と、外部からのロジック信号に応答してフレームメモリ２、ＤＡＣ３、及び外部回路を制御するロジックコントローラ５とを備える。 - 特許庁

This arbitration device is provided with: a FIFO memory 21 storing a history of a job running into a predetermined number of processes; and access control part 22 writing the history into the FIFO memory 21 in each execution of the job, referring to the FIFO memory 21 when a new requirement of the job is competitively generated, and determining the job to be executed on the basis of the history.例文帳に追加

予め定める処理数に亘るジョブの履歴を記憶しているＦＩＦＯメモリ２１と、前記ジョブの実行毎に、前記ＦＩＦＯメモリ２１にその履歴を書込んでゆくとともに、新たなジョブの要求が競合して発生した際には、前記ＦＩＦＯメモリ２１を参照し、前記履歴に基づいて実行すべきジョブを決定するアクセス制御部２２とを設ける。 - 特許庁

In the semiconductor integrated circuit (200) for driving liquid crystal display which is a semiconductor integrated circuit driving the liquid crystal display device (300) for display, a nonvolatile memory circuit (EPROM) in which data can electrically be written or a nonvolatile memory circuit (EEPROM) in which data can electrically be written and erased is incorporated, and setting information is stored in the memory circuit (250).例文帳に追加

液晶表示装置（３００）を表示駆動する半導体集積回路化された液晶表示駆動用半導体集積回路（２００）に、データを電気的に書き込み可能な不揮発性メモリ回路（ＥＰＲＯＭ）またはデータを電気的に書き込み消去可能な不揮発性メモリ回路（ＥＥＰＲＯＭ）を内蔵させ該メモリ回路（２５０）に設定情報を格納させる。 - 特許庁

To provide a main board which has no (little) bad influence due to delay of a signal between a memory control IC and a memory module to the performance of the board and does not cause a problem on the wiring in the designing thereof whereby a device having a small size in a direction coincident with the vertical direction of the main board and two memory modules which are readily detachable thereto can be constituted.例文帳に追加

メモリ制御ＩＣとメモリモジュールとの間の信号遅延によるボード性能への悪影響がなく（少なく）、その設計時に配線上の問題も生じないメインボードであって、それを用いることにより、メインボードの高さ方向と一致する方向のサイズが小さく、かつ、２つのメモリモジュールの双方を容易に脱着可能な装置を構成することができるメインボードを、提供する。 - 特許庁

To provide a semiconductor memory having a transfer system for transferring data synchronized with both edges of the leading and trailing of an outside clock signal, and yet easily being tested and evaluated by a conventional memory testing device with respect to SDRM for writing/reading data synchronously with the outside clock signal and a method for controlling the SDRAM and to provide a control method for the semiconductor memory.例文帳に追加

本発明は、外部クロック信号に同期してデータの書き込み／読み出しを行うＳＤＲＡＭ及びその制御方法に関し、外部クロック信号の立ち上がりと立ち下がりの両エッジに同期してデータを転送する転送方式を有しながら、従来のメモリ試験装置で容易に試験、評価ができる半導体記憶装置及びその制御方法を提供することを目的とする。 - 特許庁

The semiconductor memory device includes complementary first and second bit lines, a unit memory cell including complementary first and second floating body transistor capacitorless memory cells respectively coupled to the complementary first and second bit lines, and a voltage sense amplifier which is coupled between the complementary first and second bit lines and amplifies a voltage differential between the complementary first and second bit lines.例文帳に追加

相補的な第１及び第２ビットライン、相補的な第１及び第２ビットラインにそれぞれ接続されている相補的な第１及び第２フローティングボディートランジスタ型キャパシタレスメモリセルを具備する単位メモリセル、及び相補的な第１及び第２ビットライン間の電圧差を増幅する相補的な第１及び第２ビットライン間に接続されている電圧センス増幅器で構成されている。 - 特許庁

A semiconductor memory device comprises a memory cell array 200 refreshed based on a refresh timing signal generated by a refresh timing signal generating circuit 152-1 and having the prescribed refresh period, and a data holding block function control circuit 151 selecting a block which holds data in the memory cell array 200 divided into a plurality of blocks.例文帳に追加

半導体記憶装置は、リフレッシュタイミング信号発生回路１５２−１によって発生される、所定のリフレッシュ周期を有するリフレッシュタイミング信号に基づいてリフレッシュされるメモリセルアレイ２００と、所定の指示信号に基づいて、複数のブロックに分割されたメモリセルアレイ２００においてデータを保持すべきブロックを選択するデータ保持ブロック機能コントロール回路１５１とを含む。 - 特許庁

The erasion operation control device 10 of a flash memory is provided with a common discharge circuit section 20 connecting electrically and directly at least one out of a source part CSL, a drain part CBL, and a substrate part CWL constituting respective cell MC00-MCmn constituting a cell array 9 of a flash memory circuit, and a gate part WL during erasion operation in the flash memory.例文帳に追加

フラッシュメモリ回路のセルアレイ９を構成するそれぞれのセルＭＣ００〜ＭＣｍｎを構成するソース部ＣＳＬ、ドレイン部ＣＢＬ及び基板部ＣＷＬの少なくとも一つと、ゲート部ＷＬとを当該フラッシュメモリに於ける消去動作中に電気的に直接接続させる共通放電回路部２０が設けられているフラッシュメモリの消去動作制御装置１０。 - 特許庁

The semiconductor device includes a semiconductor substrate 1, a memory cell MC formed on a principal plane of the substrate 1 and having the insulation gate transistor, an insulation film 14 formed on the memory cell MC, a metallic wire 21 electrically connected with the memory cell MC and formed on the insulation film 14, and an insulation film 22 formed to cover the insulation film 14 and the metallic wire 21.例文帳に追加

半導体基板１と、半導体基板１の主面に形成され、絶縁ゲート型トランジスタを有するメモリセルＭＣと、メモリセルＭＣ上に形成された絶縁膜１４と、メモリセルＭＣと電気的に接続され、絶縁膜１４上に形成された金属配線２１と、絶縁膜１４および金属配線２１を覆うように形成された絶縁膜２２とを有する。 - 特許庁

When the substrate 210b after replacement is discriminated based on the substrate discrimination flag H, a substrate information read/write section 284 reads the seed A associated with the device serial N stored in the nonvolatile memory 212 from the external storage 260 and updates the information in the nonvolatile memory 212 using the read seed A and updates the substrate discrimination flag H in the nonvolatile memory 212.例文帳に追加

基板情報読出／書込部２８４は、基板判別フラグＨをもとに交換後の基板２１０ｂが判別されたとき、外部記憶装置２６０から不揮発性メモリ２１２に記憶された機器シリアルＮに関連付けられたシードＡを読み出し、不揮発性メモリ２１２の内容を読み出したシードＡで更新するとともに、不揮発性メモリ２１２の基板判別フラグＨを更新する。 - 特許庁

A device for audiovisual presentation of sound and images, particularly for advertising purposes, includes a memory unit, a video screen to display video information from the memory unit, a driving unit 11 to move the video screen 10, and a control unit 12 to control the video screen movement on the basis of the video information stored in the memory unit 14.例文帳に追加

記憶ユニットと、該記憶ユニットからの映像情報を表示するための映像スクリーンとを有する、とりわけ宣伝広告目的の、音響・映像の視聴覚的提示装置において、前記映像スクリーン１０を運動するための駆動ユニット１１と、前記記憶ユニット１４に記憶された映像情報に基づいて映像スクリーン運動を制御するための制御ユニット１２とを有する。 - 特許庁

The semiconductor storage device 80 includes memory transistors TR1 and TR2 which are disposed adjacently in the same element formation region and have a pair of source/drain layers 5, and ferroelectric capacitors CAP1 and CAP2 connected through a via and a barrier metal film 13 to the other one of source/drain layers 5 of the memory transistors and one of the source/drain layers 5 of the memory transistor TR2.例文帳に追加

半導体記憶装置８０は、同一素子形成領域に隣接配置される、一対のソース／ドレイン層５を有するメモリトランジスタＴＲ１及びＴＲ２と、メモリトランジスタのソース／ドレイン層５の他方とメモリトランジスタＴＲ２のソース／ドレイン層５の一方に、ビア及びバリアメタル膜１３を介して接続される強誘電体キャパシタＣＡＰ１及びＣＡＰ２とを有する。 - 特許庁

The flash memory device includes: a memory cell array having memory cells arrayed on word lines and bit lines; a voltage generating circuit constituted so as to generate a program voltage to be applied to a selected word line; a program voltage controller constituted so as to variably control a start level of the program voltage to be applied to remaining pages of each word line by a programming characteristic of the first page of each word line.例文帳に追加

フラッシュメモリ装置はワードラインとビットラインに配列されたメモリセルを有するメモリセルアレイと、選択されたワードラインに印加されるプログラム電圧を発生するよう構成される電圧発生回路と、各ワードラインの一番目のページのプログラム特性により、各ワードラインの残りのページに適用されるプログラム電圧の開始レベルを可変制御するよう構成されるプログラム電圧制御器を含む。 - 特許庁

The nonvolatile semiconductor memory device 101 is configured to include a bit voltage adjustment circuit 25 per respective bit line for fixing potentials of a selection bit line and a non-selection bit line to a prescribed potential to perform the memory operation, and data voltage adjustment circuits 27, 28 per respective data line for fixing potentials of the selection data line and the non-selection data line to a prescribed potential to perform the memory operation.例文帳に追加

不揮発性半導体記憶装置１０１は、ビット線の夫々につき、選択ビット線と非選択ビット線の電位をメモリ動作を行うための規定の電位に固定するビット電圧調整回路２５、及び、データ線の夫々につき、選択データ線と非選択データ線の電位をメモリ動作を行うための規定の電位に固定するデータ電圧調整回路２７、２８を設けてなる。 - 特許庁

The RAM 10a is provided with a flash interface circuit 19 which generates control signals required for data access to the flash memory 60 in synchronism with the command from the CPU 70, and a pseudo SRAM 29, a memory device capable of random access, to read and write data or the flash memory 60 or the pseudo SRAM according to the command from the CPU 70.例文帳に追加

ＲＡＭ１０ａは、ＣＰＵ７０からの指令に同期して、フラッシュメモリ６０に対するデータのアクセスに必要な制御信号を生成するフラッシュインタフェース回路１９と、ランダムアクセス可能なメモリ素子である擬似ＳＲＡＭ２９とを備え、ＣＰＵ７０からの指令に応じて、フラッシュメモリ６０または擬似ＳＲＡＭ２９に対して、データの読み出し、書き込みを行なう。 - 特許庁

In a method for designing a cell-based semiconductor integrated device wherein a computer having a memory is used, a plurality of sorts of cells as fundamental units to be arranged as a layout are previously recorded in the memory in designing, and the cells are selectively arranged from the memory, at least one sort of cells is previously recorded as a cell 100 including a bypass capacitor 104.例文帳に追加

記憶部を有するコンピュータを用い、記憶部に設計の際にレイアウトされる基本単位となるセルを複数種登録しておき、記憶部からセルを選択して配置するセルベースの半導体集積装置の設計方法であって、セルの少なくとも一種類はバイパスコンデンサ１０４を含むセル１００として登録しておくことにより上記課題を解決できる。 - 特許庁

This control device for controlling a position of a driven member by an actuator by constituting the actuator of the shape memory alloy and a energizing means such as a bias spring, is provided with a preliminarily heating means for preliminarily heating the shape memory alloy to a temperature for the shape memory alloy to start deformation or a temperature slightly lower than that before controlling the driven member by the actuator.例文帳に追加

形状記憶合金とバイアスバネ等の付勢手段とでアクチュエータを構成し、当該アクチュエータで被駆動部材の位置を制御する制御装置において、アクチュエータによる被駆動部材の制御に先立って、形状記憶合金が変形を開始する温度または、それよりもやや低い温度に、当該形状記憶合金を予備加熱する予備加熱手段を設ける。 - 特許庁

This flash memory device includes a write driver for driving a data line according to data to be written to a flash memory cell during a program period, a sense amplifier circuit for sensing and amplifying the data stored in the flash memory cell during a program verify period, and an isolation circuit for electrically isolating the sense amplifier circuit from the data line during an operation period of the write driver.例文帳に追加

ここに開示されるフラッシュメモリ装置は、プログラム区間の間、フラッシュメモリセルに書き込まれるデータに従ってデータラインを駆動する書き込みドライバと、プログラム検証区間の間、前記フラッシュメモリセルに貯蔵されたデータを感知増幅する感知増幅回路と、前記書き込みドライバの動作区間の間、前記データラインから前記感知増幅回路を電気的に絶縁させる絶縁回路とを含む。 - 特許庁

Concerning this data retrieving device, by designating the address of a memory means for retrieval while using an associated memory address number outputted from an address number output part, a coupling destination element data stream corresponding to a coupling source element data stream is outputted from the relevant memory means for retrieval so that the element data streams coupled in the data structure can be serially outputted.例文帳に追加

データ検索装置であって、アドレス番号出力部から出力された連想メモリアドレス番号を用いて検索用メモリ手段をアドレス指定することによって、結合元要素データ列に対応する結合先要素データ列を、当該検索用メモリ手段から出力することで、連鎖的に、データ構造によって結合され要素データ列を出力するように構成する。 - 特許庁

When a command packet to write or read data in/from the storage medium 13 is received from a host device by using the cache memory 14, a data transfer control part 124 writes or reads the data in/from the storage medium 13 and the cache memory 14 on the basis of the command packet and a cache memory management table 121a.例文帳に追加

ホスト装置からキャッシュメモリ１４を使用した記憶メディア１３に対するデータの書き込みまたはデータの読み出しを行うためのコマンドパケットを受信した際に、データ転送制御部１２４によりこのコマンドパケット及びキャッシュメモリ管理テーブル１２１ａに基づいて、記憶メディア１３及びキャッシュメモリ１４に対するデータの書き込みまたはデータの読み出しを行うようにしている。 - 特許庁

The semiconductor memory device has a plurality of memory cells 410 in which data of polarity corresponding to a direction of a current passing through a source line and the bit line are stored, and a precharge driving section 450 that responds to a precharge signal PRE before the data are stored in the plurality of memory cells and precharges the bit line with a voltage corresponding to the data.例文帳に追加

本発明に係る半導体メモリ装置は、ソースラインおよびビットラインを介して流れる電流の方向に対応する極性のデータが保存される複数のメモリセル４１０と、前記データが複数の前記メモリセルに保存される前にプリチャージ信号ＰＲＥに応答し、前記ビットラインを前記データに対応する電圧でプリチャージするプリチャージ駆動手段４５０とを備える。 - 特許庁