「Schottky」に関連した英語例文の一覧と使い方(21ページ目) - Weblio英語例文検索

To provide a semiconductor device in which a Schottky barrier diode and a power MOS transistor are formed on the same substrate and which suppresses locally concentrated generation of heat, has high pressure resistance and low on-resistance, and can be easily manufactured; and to provide a manufacturing method thereof.例文帳に追加

ショットキバリアダイオードとパワーＭＯＳとが同一基板上に形成されたものであって，熱が局所的に集中して発生することを抑制し，高耐圧かつ低オン抵抗であり，製造が容易な半導体装置およびその製造方法を提供すること。 - 特許庁

A gate electrode 50 is formed on the n-type AlGaAs layer 54c in a recess 47 where the contact layer 46 is partially removed, and the bottom of the gate electrode 50 is brought into Schottky contact with the non-doped AlGaAs layer 45b as buried in the n-type AlGaAs layer 45c.例文帳に追加

コンタクト層４６を一部除去したリセス４７内でｎ型ＡｌＧａＡｓ層４５ｃ上にはゲート電極５０が形成されており、ゲート電極５０の底面はｎ型ＡｌＧａＡｓ層４５ｃに埋め込まれてノンドープＡｌＧａＡｓ層４５ｂにショットキー接触する。 - 特許庁

An n-type diffusion layer 210 is formed at one portion of the n-type epitaxial layer 202 that becomes a drain region, the Al wiring 207 is performed on it, and one end of the Al wiring 207 is connected to a p-diffusion layer 204 in the isolation layer 203, thus forming a Schottky barrier diode.例文帳に追加

ドレイン領域となるｎ型エピタキシャル層２０２の一部にｎ拡散層２１０を形成し、その上にＡｌ配線２０７を施し、そのＡｌ配線２０７の一方をｐアイソレーション層２０３の中のｐ拡散層２０４と接続して、ショットキバリアダイオードを形成する。 - 特許庁

When it is assumed that the charge amounts are made to coincide with each other, design of each part can be easily carried out, and a JBS (junction barrier Schottky diode) capable of balancing provision of a high breakdown voltage with reduction of resistance of the p-type layers 8a-8e for forming a PN diode can be easily designed.例文帳に追加

このようにチャージ量を一致させることを前提とすれば、各部の設計を容易に行うことが可能となると共に、高耐圧を得ることとＰＮダイオードを構成するためのｐ型層８ａ〜８ｅを低抵抗にすることの両立を図ることができるＪＢＳを容易に設計することが可能となる。 - 特許庁

The self-support substrate comprises a GaN-based semiconductor and is characterized by that, when a Schottky diode is formed by directly using Ni as a metal electrode on the surface of the self-support substrate, the ideality factor n-value in the current-voltage characteristics is 1 or more and 1.3 or less.例文帳に追加

ＧａＮ系半導体からなる自立基板であって、前記自立基板の表面に直接Ｎｉを金属電極としてショットキーダイオードを形成した場合、電流−電圧特性における理想因子ｎ値が１以上１．３以下となることを特徴とする自立基板。 - 特許庁

The second semiconductor layer 4 is thin to the extent that a depletion layer 7 generated on the interface between the Schottky metal layer 5 and the second semiconductor layer 4 is extended in the thickness direction of the second semiconductor layer 4, for reaching the first semiconductor layer 3 when voltage is applied to cause the reverse bias.例文帳に追加

逆方向バイアスとなるように電圧を印加した場合に、ショットキー金属層５と第２の半導体層４との界面で生じる空乏層７が第２の半導体層４の厚み方向に延びて第１の半導体層３に達する程度に第２の半導体層４は薄い厚みを有している。 - 特許庁

Since no output voltage of the inverter INV_0 is reduced by a Schottky current, the limiting amplifier can sufficiently amplify an output level of the amplifier inverter INV_n-1 and detect power with high accuracy even when the amplitude of the input signal is high.例文帳に追加

インバータＩＮＶ_０ はショットキィー電流により出力電圧が低下することがないので、増幅用インバータＩＮＶ_ｎ−１ の出力電位を十分に増幅でき、したがって、入力信号の振幅が高い場合でも高精度のパワー検出を行うことができる。 - 特許庁

After a dummy gate resist pattern 24 is formed on a GaAs substrate 11 on which a buffer layer 12, a channel layer 13, a Schottky layer 15 and a cap layer 16 have been stacked, an SiO2 film 26 having a gate opening 25 is formed through evaporation and lift off.例文帳に追加

バッファ層１２とチャネル層１３と電子供給層１４とショットキ層１５とキャップ層１６とを積層したＧａＡｓ基板１１上にダミーゲートレジストパターン２４を形成後、蒸着、リフトオフによりゲート開口部２５を持つＳｉＯ_2膜２６を形成する。 - 特許庁

A barrier metal 12 building a Schottky junction 26 is formed on the n^--layer 21 between the p guard rings 22 and a reverse connection diode 20 made of a p poly-silicon layer 27 and an n poly-silicon layer 28 is formed between the p guard ring 22 and the p^+-layer 24 via an oxide film 13.例文帳に追加

ｐガードリング２２で挟まれたｎ^- 層２１上にショットキー接合２６を形成するバリアメタル１２を形成し、ｐガードリング２２とｐ^+ 層２４の間に酸化膜１３を介してｐポリシリコン層２７とｎポリシリコン層２８からなる逆接ダイオード２０を形成する。 - 特許庁

Preferably, when the Schottky diode is formed, a current value under application of -5 V reverse voltage is not more than 50 times as the theoretical current value calculated as a sum of the calculated values by a thermal-field emission model and by a thermoelectronic emission model.例文帳に追加

好ましくは、前記ショットキーダイオードを形成した場合、逆方向電圧−５Ｖ印加時の電流値が、熱電界放出モデルおよび熱電子放出モデルの計算値の和として計算した理論電流値の５０倍以下となることを特徴とする自立基板。 - 特許庁

An SiN film 5, having an aperture is formed between the electrodes 7s and 7d and on the upper surface of the layer 4 and a Pt film, which forms a Schottky barrier with respect to the substrate 1 and is formed into a gate electrode 9, is formed in this aperture.例文帳に追加

そして、電極７ｓ，７ｄ間であって、ＧａＡｓ層４の上面には、開口を有したＳｉＮ膜５が形成されており、前記開口において、基板に対してショットキ障壁を形成してゲート電極９となるＰｔ膜が形成されている。 - 特許庁

Consequently, propagation of the defect to a P^+ diamond semiconductor layer 11 and a P^- diamond semiconductor layer 12 is suppressed, so hillock density and abnormal particle density can be made low and generation of a leakage current can be deterred at a level lower than the level of a Schottky barrier.例文帳に追加

これにより、Ｐ^＋ダイヤモンド半導体層１１及びＰ^−ダイヤモンド半導体層１２への欠陥の伝播が抑制されるので、ヒロック密度や異常粒子密度を低くでき、ショットキー障壁のレベルよりも低いレベルでのリーク電流の発生を抑止できる。 - 特許庁

On the anode side of respective LED 2, 3 and 4 in the light emitting colors of red(R), green(G) and blue(B), the common terminal of respective flash ID 5, 6 and 7 to become switching elements are connected and these respective plus terminals are commonly connected to the plus terminal of a Schottky diode 10 of a rectifying element.例文帳に追加

赤（Ｒ），緑（Ｇ），青（Ｂ）の発光色をした各ＬＥＤ２，３，４のアノード側に、スイッチング素子となる各フラッシュＩＣ５，６，７のコモン端子を接続し、その各プラス端子を整流素子のショットキーダイオード１０のプラス端子に共通接続する。 - 特許庁

The barrier conductor 8 on the bottom of a plug 11b is in contact with the n^--type semiconductor region 2 and the p^+-type semiconductor region 5 for connection with the p^+-type semiconductor region 5 in ohmic manner, and then Schottky junction is formed between the barrier conductor film and the n^--type semiconductor region 2.例文帳に追加

プラグ部１１ｂの底部のバリア導体膜８は、ｎ^−型半導体領域２とｐ^＋型半導体領域５の両者に接し、ｐ^＋型半導体領域５とオーミック接続するが、ｎ^−型半導体領域２との間にショットキ接合が形成されている。 - 特許庁

To provide a manufacturing method of a MOS transistor capable of achieving both source/drain position control and Schottky barrier height control from a protective film edge attached to a sidewall of a gate electrode/gate insulating film to a gate edge in an ultrathin SOIMOS transistor having a metal source/drain.例文帳に追加

メタルソース／ドレインを有する極薄SOIMOSトランジスタにおいて、ゲート電極／ゲート絶縁膜の側壁につけた保護膜エッジからゲートエッジまでソース／ドレインの位置の制御とショットキーバリアハイトの制御の両者が実現できるＭＯＳトランジスタの製造方法を提供する。 - 特許庁

An opening part 14 is formed at an oxide film on the surface of the epitaxial layer 12, a barrier metal layer 16 which forms a Schottky barrier along with a silicon is formed on the surface of the epitaxial layer 12 at the opening part 14, further an aluminum electrode 17 which coats the barrier metal layer 16 is formed.例文帳に追加

エピタキシャル層１２表面の酸化膜に開口部１４を形成し、開口部１４のエピタキシャル層１２表面にシリコンとショットキー障壁を形成するバリア金属層１６を形成し、更にバリア金属層１６を被覆するアルミ電極１７を形成する。 - 特許庁

As a result, an SBD(Schottky barrier diode) which is excellent in breakdown strength is formed by forming an extraction plug of a source/drain region of an MISFET and by forming a p-type semiconductor region 24 between the n-type well 4 and the tungsten film 25.例文帳に追加

これにより、ＭＩＳＦＥＴのソース・ドレイン領域の引き出し用プラグを形成するとともに、ｎ型ウェル４とタングステン膜２５との間にｐ型半導体領域２４を形成し、耐圧に優れたＳＢＤ（ショットキバリアダイオード）を形成する。 - 特許庁

The barrier potential (33) at metal-to-semiconductor junction varies depending on the type of metal to be used (16), and using particular metals lowers the diode's Schottky barrier potential (33), results in a V_f in the range of 0.1-0.3 V.例文帳に追加

金属−半導体接合での障壁ポテンシャル（３３）は、使用する金属（１６）のタイプに応じて変動し、特定の金属を使用することにより、ダイオードのショットキー障壁のポテンシャル（３３）が下がり、Ｖ_fが０．１〜０．３Ｖの範囲となる。 - 特許庁

In the Schottky gate FET, a field plate portion 16, in which the gate electric pole 15 extending to a dielectric film 19 in the side of the drain electric pole 17 in a manner of eaves shape is provided, and the field plate portion 16 covers at least the end portions of the drain electric poles (17, 14b) in the side of the gate electric pole 15.例文帳に追加

このショットキーゲートＦＥＴでは、ゲート電極１５が、ドレイン電極１７側の誘電体膜１９上に庇状に延びるフィールドプレート部１６を備え、フィールドプレート部１６が、少なくともドレイン電極（１７、１４ｂ）のゲート電極１５側の端部を覆っている。 - 特許庁

After forming a dummy gate resist pattern 24 on a GaAs substrate 11 for which a buffer layer 12, a channel layer 13, an electron supply layer 14, a Schottky layer 15 and a cap layer 16 are laminated, an SiO2 film 26 provided with a gate-opening part 25 is formed by vapor deposition and lift-off.例文帳に追加

バッファ層１２とチャネル層１３と電子供給層１４とショットキ層１５とキャップ層１６とを積層したＧａＡｓ基板１１上にダミーゲートレジストパターン２４を形成後、蒸着、リフトオフによりゲート開口部２５を持つＳｉＯ_2膜２６を形成する。 - 特許庁

An oxide layer 14 as an insulator is located at a position contacted with a bottom wall 13A as the bottom of the channel 13, and a metal film 15 capable of bringing Schottky-contact with the n-type layer 12 is formed burying the channel 13 so as to contact with the side wall 13B of the channel 13.例文帳に追加

溝１３の底部である底壁１３Ａに接触する位置には絶縁体としての酸化物層１４が配置されており、かつ溝１３の側壁１３Ｂに接触するようにｎ型層１２とショットキー接触可能な金属膜１５が溝１３を埋めるように形成されている。 - 特許庁

To provide an overheat protection method when an overheat detection circuit is not arranged at the secondary side of a transformer T, and to achieve cost reduction by reducing the number of photocouplers, in an overheat protection circuit of a power supply device that performs overheat protection by using a Schottky barrier diode (SBD) without using an exclusive temperature transducer.例文帳に追加

専用の感温素子を用いずにショットキーバリアダイオード（ＳＢＤ）を用いて過熱保護を行う電源装置の過熱保護回路において、トランスＴの２次側に過電圧検出回路がない場合の過熱保護方法を提供すると共に、フォトカプラの個数を削減しコストダウンを図る。 - 特許庁

By connecting a planar structure and a JBS structure within one chip in parallel, the JBS structure is applied in a low-current region with forward voltage characteristics, and the planar structure, i.e., a guard ring structure composed of a Schottky metal with a barrier height higher than 0.70 eV, is applied in a high-current region.例文帳に追加

プレーナ構造とＪＢＳ構造を１チップ内で並列接続することで、低電流領域での順方向電圧特性にはＪＢＳ構造、大電流域ではバリアハイトが０．７０ｅＶより高いショットキーメタルから構成されたガードリング構造（プレーナ構造）が作用する。 - 特許庁

The reflection of infrared rays is controlled by forming a pn structure, pin structure, MIS structure, MIM structure or Schottky junction by stacking a translucent semiconductor film, a translucent electroconductive film, a translucent insulating film or the like on a glass substrate and electrically controlling the carrier concentration in these films.例文帳に追加

ガラス基板上に、透光性半導体膜、透光性導電膜、透光性絶縁膜等を積層して、ｐｎ構造、ｐｉｎ構造、ＭＩＳ構造、ＭＩＭ構造又はショットキー接合を形成し、それらの膜中のキャリア濃度を電気的に制御して赤外線の反射をコントロールする。 - 特許庁

To provide a hetero-junction field effect transistor which is not easily affected by deep impurity levels or the like by forming a hetero-junction FET structure using a two-dimensional electron gas, and preventing an oxygen from being mixed for forming an impurity levels while using a semiconductor having a large Schottky barrier.例文帳に追加

２次元電子ガスを用いるヘテロ接合ＦＥＴ構造とし、ショットキ障壁の大きい半導体を用いながら、不純物準位を作る酸素の混入を防止し、深い不純物準位などの影響を受けにくいヘテロ接合電界効果トランジスタを提供する。 - 特許庁

This Schottky barrier diode is prepared by forming a polysilicon film 6 on the surface with a 2.0 to 3 μm thickness epitaxial layer 2 formed on a first conductivity-type semiconductor substrate 1, and evaporating and diffusing a second conductivity-type impurity from the film 6 to form a 0.2 to 0.5 μm thickness annular guard ring layer 4.例文帳に追加

第１導電型の半導体基板１上に形成した厚さ２．０〜３μｍのエピタキシャル層２の表面にポリシリコン膜６を形成し、このポリシリコン膜６上から第２導電型の不純物を蒸着、拡散して厚さ０．２〜０．５μｍのガードリング層４を環状に形成する。 - 特許庁

A vacuum deposition device is equipped with a wafer support substrate, a lamp heater, and a first and a second evaporation source that are all installed in the same vacuum device, and three processes of forming the barrier metal layer of the Schottky barrier diode, carrying out an annealing process, and forming a surface electrode are continuously carried out in the same vacuum device.例文帳に追加

同一真空装置内にウェハ支持基板、ランプヒーター、第１および第２の蒸発源を設置した真空蒸着装置を用い、ショットキーバリアダイオードのバリアメタル層形成、アニール処理、表面電極形成の３工程を同一真空装置内で連続して行う。 - 特許庁

Ta is deposited on a crystal face of an n-type silicon carbide epitaxial film, in which an inclined angle from a (000-1) C face is in a range of 0-10°, so as to form the Schottky electrode by executing heat treatment to it in a temperature range of 300-1,200°C after the deposition.例文帳に追加

（０００−１）Ｃ面からの傾斜角が０°〜１０°の範囲にあるｎ型の炭化珪素エピタキシャル膜の結晶面にＴａを堆積した後、３００℃〜１２００℃の温度範囲で熱処理することによりショットキー電極を形成する。 - 特許庁

The method of manufacturing the ultraviolet sensor comprises the steps of: producing an gallium oxide single crystal substrate (S1); forming an ohmic electrode on a rear face of the gallium oxide single crystal substrate (S2); performing heat treatment (S3); furthermore forming a Schottky electrode on a front surface of the gallium oxide single crystal substrate (S4); and performing heat treatment (S6).例文帳に追加

酸化ガリウム単結晶基板を作製し（Ｓ１）、酸化ガリウム単結晶基板の裏面上にオーミック電極を形成した後（Ｓ２）、熱処理を施し（Ｓ３）、さらに、酸化ガリウム単結晶基板の表面上にショットキー電極を形成して（Ｓ４）、熱処理を施す（Ｓ６）。 - 特許庁

A third portion 21c of a second region 15b of the n^- type gallium nitride family semiconductor portion 15 is surrounded by the insulator 17 positioned on a first portion 21a, and a Schottky junction 23 is formed at a first conductive portion 19a of the first electrode 19.例文帳に追加

ｎ^−型窒化ガリウム系半導体部１５の第２の領域１５ｂの第３の部分２１ｃは、第１の部分２１ａ上の絶縁体１７に囲まれていると共に、第１の電極１９の第１の導電部１９ａにショットキ接合２３を成す。 - 特許庁

On the surface of a first-conductivity epitaxial layer 2 formed on a first-conductivity semiconductor substrate 1, an anode electrode 5 for forming a Schottky junction is provided, and a second-conductivity guard ring 6 is formed, surrounding the lower region of the anode electrode and with the same potential as that of the anode electrode.例文帳に追加

第一導電型の半導体基板１上に形成された第一導電型のエピタキシャル層２表面に、ショットキー接合を形成するアノード電極５が設けられ、アノード電極の下部領域を包囲しアノード電極と同電位である第二導電型のガードリング６が形成される。 - 特許庁

To enable an on/off ratio over a prescribed value to be obtained by controlling a forward current to be inputted to Schottky barrier diodes provided to two circulators respectively and to make it possible to restrain frequency characteristics of amplitude modulation of a high frequency signal from being influenced by an operating environmental temperature.例文帳に追加

２つのサーキュレータにそれぞれ設けられたショットキーバリアダイオードに入力する順方向電流を制御することにより、所定値以上のオン／オフ比が得られ、また高周波信号の振幅変調の周波数特性が使用環境温度に左右されるのを抑制できるものとすること。 - 特許庁

The wide band gap semiconductor device includes a p+ type region 300 having an annular pattern in which a source Schottky trench 7b deeper than a gate trench 7a surrounds a surface pattern of the gate trench 7a on a surface, and the source Schotkky trench 7b is in contact with a bottom.例文帳に追加

ゲートトレンチ７ａの深さより深いソースショットキートレンチ７ｂが前記ゲートトレンチ７ａの表面パターンを表面で取り巻く環状パターンを有し、前記ソースショットキートレンチ７ｂが底部に接するｐ^+型領域３００を備えるワイドバンドギャップ半導体装置。 - 特許庁

A first electrode 15 has a metal member 19, the metal member 19 of the first electrode 15 is provided on the first area 13b of the n-type barium nitride semiconductor layer 13, and a Schottky contact 21 is formed in the n-type barium nitride semiconductor layer 13.例文帳に追加

第１の電極１５は金属体１９を有しており、第１の電極１５の金属体１９は、ｎ型窒化ガリウム系半導体層１３の第１のエリア１３ｂ上に設けられ、またｎ型窒化ガリウム系半導体層１３にショットキ接触２１を成す。 - 特許庁

An n^- type doped GaN diode of >1 μm thickness is arranged on the n^+ type doped GaN diode, patterned into a plurality of thin and long fingers, a metal layer is arranged on n^- type doped GaN layer, and a Schottky junction is formed in between them.例文帳に追加

１μｍを超える厚さを有するｎ−型ドープしたＧａＮダイオードを、複数の細長形の指にパターン化した前記ｎ＋型ドープＧａＮダイオード上に配設し、金属層をｎ−型ドープＧａＮ層上に配設し、それとの間にショットキー接合を形成する。 - 特許庁

A current generated by incidence of a radiation into a Schottky type CdTe detector 8 is input into a voltage control type amplifier 10 as a control signal via a current-voltage converter 9 to be amplitude-modulated with respect to a basic signal from a transmission circuit 11.例文帳に追加

ショットキ型CdTe検出器８に放射線が入射することにより発生する電流を電流電圧変換器９を介し電圧制御型増幅器１０に制御信号として入力し、発信回路１１からの基本信号に対して振幅変調を行う。 - 特許庁

The right side surface 30b faces a second n-type semiconductor region 22b disposed below the Schottky junction Jb, and the left side surface 30a faces a first n-type semiconductor region 22a disposed below the pn junction 13 between the n-type semiconductor region 22 and p-type semiconductor region 14.例文帳に追加

右側面３０ｂは、ショットキー接合Ｊｂの下方に位置する第２n型半導体領域２２ｂに対向しており、左側面３０ａは、n型半導体領域２２とp型半導体領域１４とのpn接合１３の下方に位置する第１n型半導体領域２２ａに対向している。 - 特許庁

To provide an insulated-gate bipolar transistor in which a leakage current due to a reverse direction voltage is not easily generated in the insulated-gate bipolar transistor for which a collector electrode film formed on the back surface of the forming surface of a gate electrode film is Schottky-joined to a semiconductor substrate.例文帳に追加

ゲート電極膜の形成面の裏面に形成したコレクタ電極膜を半導体基板にショットキー接合させた絶縁ゲート型バイポーラトランジスタにおいて、逆方向電圧によるリーク電流を発生しにくいものを提供すること。 - 特許庁

The interlayer insulating film 7 has a contact hole 8' that reaches the surface of a drift region 12 passing through the interior of the opening 8 in the gate electrode 9, and part of the upper wiring 6 makes contact with the surface of the drift region 12 via the contact hole 8' to serve as a Schottky electrode.例文帳に追加

この層間絶縁膜７は、ゲート電極９の開口部８の内部を通ってドリフト領域１２の表面に達するコンタクトホール８’を有し、上部配線６の一部は、コンタクトホール８’を介してドリフト領域１２の表面に接触し、ショットキー電極として機能する。 - 特許庁

To provide a semiconductor element operating in the normally-off mode or in the enhancement mode by forming a Schottky electrode in a source region of a semiconductor element such as an FET and forming a gate electrode in a part of a source electrode region and a part of a nitride semiconductor region, and provide a manufacturing method for the same.例文帳に追加

半導体素子、例えばＦＥＴのソース領域にショットキー電極を形成し、ゲート電極をソース電極の一部領域と窒化物半導体領域の一部に形成することによって、ノーマリ−オフまたはエンハンスメントモード動作する半導体素子及び製造方法を提供する。 - 特許庁

A p-type GaN-based contact layer 4 is formed to contact with the portion of the ZnO layer 6 for Schottky and the ZnO layer 5 for contact; and thereon, an MQW active layer 3, an n-type GaN-based contact layer 2, and an n-electrode 1 are laminated in succession.例文帳に追加

ショットキー用ＺｎＯ層６の一部とコンタクト用ＺｎＯ層５に接触するようにｐ型ＧａＮ系コンタクト層４が形成されており、その上には、ＭＱＷ活性層３、ｎ型ＧａＮ系コンタクト層２、ｎ電極１が順に積層されている。 - 特許庁

Since the embedded region has a floating structure, energy bands of the embedded region and one conductivity-type semiconductor layer are flat and the depletion layer is prevented from spreading around the embedded region when a forward direction voltage is applied, and thus, an area of Schottky contact is not impaired.例文帳に追加

埋め込み領域がフローティング構造であるので埋め込み領域と一導電型半導体層のエネルギーバンドはフラットとなり、順方向電圧印加時に埋め込み領域周囲に空乏層が広がることはなく、ショットキー接合面積を損なうことがない。 - 特許庁

The cap layer 9 includes a first InGaP layer 9A which is un-doped and has a natural superlattice structure or in which n-type carriers are injected, and a second InGaP layer 9B which has the natural superlattice structure and in which n-type carriers are injected, in that order when viewed from the Schottky layer 8 side.例文帳に追加

キャップ層９は、ショットキー層８側から見て、自然超格子構造を有するアンドープの又はｎ型キャリアが添加された第１のＩｎＧａＰ層９Ａと、自然超格子構造を有しないｎ型キャリアが添加された第２のＩｎＧａＰ層９Ｂとを順次含んでいる。 - 特許庁

In this case, the Schottky barrier diode comprising the junction of a diffusion layer used in the formation of the circuit element to a metal wiring layer is used in the latch-up-operation preventing circuit of the parasitic thyristor so that with a smaller area, higher protective effect for the circuit than that of the conventional cases can be obtained.例文帳に追加

そして、回路素子の形成に用いられる拡散層と金属配線層の接合からなるショットキーバリアダイオードを寄生サイリスタラッチアップ動作防止用回路に用い、従来のものよりもより小面積で、より高い保護効果を得ることができるようにしてている。 - 特許庁

The present invention relates to a semiconductor device and a method of manufacturing the semiconductor device, in which the semiconductor device is provided with: a nitride semiconductor layer including a channel layer; a Schottky electrode, containing indium 20, provided in contact with the nitride semiconductor layer; and ohmic electrodes 16, 18 provided in connection with the channel layer.例文帳に追加

本発明は、チャネル層を含む窒化物半導体層と、窒化物半導体層に接して設けられたインジウムを含むショットキ電極（２０）と、チャネル層に接続して設けられたオーミック電極（１６、１８）と、を具備する半導体装置及びその製造方法である。 - 特許庁