「arithmetic」に関連した英語例文の一覧と使い方(66ページ目) - Weblio英語例文検索

One should realize that an arithmetic variable designates a number that may consists of many digits. 例文帳に追加

算術変数は多数のディジットからなるであろうある数を意味することをはっきり理解しなければならない。 - コンピューター用語辞典

The largest negative integer is-maxint-1 -- the asymmetry results from the use of 2'scomplement binary arithmetic. 例文帳に追加

最大の負数は-maxint-1となります。 正負の最大数が非対称ですが、これは2の補数計算を行うためです。 - Python

A power trading bid support system comprises an arithmetic part 1, an interface part 2, a storage part 3 and a communication part 4.例文帳に追加

電力取引入札支援システムは、演算部１、インタフェース部２、記憶部３、通信部４から構成される。 - 特許庁

To provide a device which can assist the exercise of the agent while aiming at the reduction of arithmetic processing load.例文帳に追加

演算処理負荷の軽減を図りながら、当該エージェントの運動を補助することができる装置を提供する。 - 特許庁

An arithmetic processing section 21 of an analysis processing server 20 specifies a market area based on selection of a candidate site for the new office.例文帳に追加

分析処理サーバ２０の演算処理部２１は、出店候補地の選択に基づいて商圏を特定する。 - 特許庁

The color drift of display light due to non-linearity is suppressed by a simple arithmetic processing (dimming processing).例文帳に追加

上記非線形性に起因した表示光の色ずれが、簡易な演算処理（ディミング処理）によって抑えられる。 - 特許庁

To provide a device capable of mixing sounds of many points while reducing the load of mixing arithmetic processing.例文帳に追加

ミキシング演算処理の負荷が軽減され多数の拠点の音声をミキシングすることが可能な装置を提供する。 - 特許庁

The design support device is provided with an input device 1, an arithmetic part 2, a display device 3, and a storage 4.例文帳に追加

該設計支援装置は、入力装置１と、演算部２と、表示装置３と、記憶装置４とを備える。 - 特許庁

To provide a CRC arithmetic unit which can perform a CRC(cyclic redundancy check) operation at high speed.例文帳に追加

ＣＲＣ（冗長巡回検査）演算を高速に行なうことができるＣＲＣ演算装置を提供する。 - 特許庁

To decide whether appropriate exposure is obtained for exposure time calculated by arithmetic operation inexpensively with small space.例文帳に追加

演算により算出された露出時間にて適正露出が得られるかを少スペース、低コストで判定可能にする。 - 特許庁

Matrix operation M is arithmetic processing for converting the RGB color space to the XYZ color space.例文帳に追加

マトリクス演算ＭはＲＧＢ色空間をＸＹＺ系色空間に変換するための演算処理である。 - 特許庁

An arithmetic part 8 issues an instruction for writing writing data with an address assigned by host equipment to the first memory.例文帳に追加

演算部８は、ホスト機器によって付されたアドレスを有する書き込みデータを第１メモリに書き込む指示を出す。 - 特許庁

To realize (k, n) secret distributed sharing without requiring the preparation of a prime number and hardly requiring arithmetic operation.例文帳に追加

素数の作成を必要とせず、算術計算をほとんど必要とせず、（ｋ，ｎ）秘密分散共有を可能とする。 - 特許庁

The estimation arithmetic part 2 arithmetically estimates at least one of an impulse response, a sound pressure distribution, and an articulation index value.例文帳に追加

予測演算部２は、インパルス応答、音圧分布、明瞭度指標値の少なくとも１つを予測演算する。 - 特許庁

An ROM loaded on a present DSP copes with the arithmetic table of the PM demodulating circuit at that time.例文帳に追加

このときのＰＭ復調回路の演算テーブルは、現状のＤＳＰに搭載されたＲＯＭで対応できる。 - 特許庁

The image data arithmetically processed by the arithmetic part 14 is written back to the memory 50 through a bus IF part 16.例文帳に追加

演算部１４で演算処理された画像データは、バスＩＦ部１６を介してメモリ５０に書き戻される。 - 特許庁

A pulse generation block 60 generates an output pulse zj' with the nonlinear arithmetic value zj set to the delay time.例文帳に追加

そしてパルス生成ブロック６０は、この非線形演算値ｚ_j を遅延時間とする出力パルスｚ_j'を生成する。 - 特許庁

When not within the permissible range, a length of one period is shortened T by T, and similar arithmetic processing is repeated.例文帳に追加

許容範囲内でなければ、１周期の長さをＴずつ短くして同様の演算処理が繰り返される。 - 特許庁

The arithmetic processing section 20 estimates the position based on the location information and error information from the location information acquiring section 12.例文帳に追加

演算処理部２０は、位置情報取得部１２からの位置情報と誤差情報とから位置を推定する。 - 特許庁

The obtained data are transferred to an arithmetic processing unit for extracting event data having a region from the obtained data.例文帳に追加

取得データを演算処理装置に転送し、取得データの中から領域を有するイベントデータを抽出する。 - 特許庁

To enhance detection accuracy of a motion vector and to decrease arithmetic amount for detecting the motion vector.例文帳に追加

動きベクトルの検出精度を向上させるとともに、動きベクトルを検出するための演算量を削減する。 - 特許庁

To obtain a high frequency arithmetic output stable and not affected by low frequency differential noise.例文帳に追加

低周波微分ノイズ成分の影響を受けない安定した高周波演算出力を得ることを目的とする。 - 特許庁

An arithmetic and control means 14 performs evacuation speed control, based on the value of a detected pressure signal 13.例文帳に追加

演算制御手段１４は圧力検出信号１３の値にもとづき、真空排気速度制御を行なう。 - 特許庁

An IPU 1 and FPU 2a-2d are each provided with data output buffers for storing data related to the arithmetic result.例文帳に追加

ＩＰＵ１及び各ＦＰＵ２ａ〜２ｄは演算結果に関するデータを格納するデータ出力バッファを備える。 - 特許庁

The mobile communication control center 20 compares both the authentication arithmetic operation results and authenticates the mobile terminal, when both match.例文帳に追加

移動通信制御センタ２０は、両者の認証演算結果を比較一致により移動端末を認証する。 - 特許庁

To improve noise resistance level by detecting and displaying error data of exchanged data between an arithmetic control part and an output part.例文帳に追加

演算制御部、出力部間の交換データの誤りデータを検出、表示し耐ノイズレベル向上を実現する。 - 特許庁

To provide a forming method for an exposure pattern by rule base proximity effect correction applied with graphic arithmetic processing.例文帳に追加

図形演算処理を適用したルールベース近接効果補正による露光パターンの形成方法を提供する。 - 特許庁

Therefore, simplification of a circuit is realized by substituting a circuit of big circuit scale like a root arithmetic circuit.例文帳に追加

これにより、ルート演算回路のような回路規模の大きな回路を代用し、回路の簡単化を実現する。 - 特許庁

When it is judged that the picture is acquired by tesslated sampling based on sampling information J, by interpolation arithmetic different from prescribed interpolation arithmetic in stead of the signal valve of a vacant pixel position generated by the prescribed interpolation arithmetic by the means 6, a signal valve at vacant pixel position is generated to obtain picture data of new square sampling.例文帳に追加

サンプリング情報Ｊに基づき、市松サンプリングにより画像が捕捉されたと判別された場合には、画像取得手段６における所定の補間演算により生成された空孔画素位置の信号値に代えて、所定の補間演算とは異なる補間演算により空孔画素位置における信号値を生成して新たな正方サンプリングの画像データを得る。 - 特許庁

The fault tolerant computer system is provided with a mode specifying means 31 to be freely set by an operator to indicate whether to stop the system or to continue the processing to the utmost by one remaining arithmetic processing means when one of triplicated arithmetic processing means is separated due to the fault, the fault is caused in one of the arithmetic processing means in duplicated operation and multiple faults are caused.例文帳に追加

三重化された演算処理手段の一つが障害にて切り離され、二重化で動作中の演算処理手段の一つに障害が発生し多重障害となった場合に、システム停止とするか、残った一つの演算処理手段にて可能な限り処理を継続するのかを示す、オペレータが自由に設定可能なモード指定手段３１を有する。 - 特許庁

This semiconductor integrated circuit is provided with an arithmetic amplifier circuit (A1); a capacity (C1) for transmitting an input signal to the inverted input terminal of the arithmetic amplifier circuit; and a feedback path (B11) installed between the output terminal and inverted input terminal of the arithmetic amplifier circuit, and a reference voltage is supplied to a non-inverted input terminal.例文帳に追加

演算増幅回路（Ａ１）と、入力された信号を上記演算増幅回路の反転入力端子に伝達可能な容量（Ｃ１）と、上記演算増幅回路の出力端子と反転入力端子との間に設けられた帰還経路（Ｂ１１）とが設けられ、上記非反転入力端子に基準電圧が供給される。 - 特許庁

A CPU 1 capable of parallel arithmetic processing by using plural executing parts (EX0-EX3) by decoding read instructions stops the operation clock signal of any executing part in a non-operational state, and inhibits any data input or output when the number of arithmetic processing to be executed in parallel is smaller than the number of executing parts at the time of operating the parallel arithmetic processing.例文帳に追加

読み込んだ命令を解読し複数の実行部（ＥＸ０〜ＥＸ３）を用いて並列演算処理可能なＣＰＵ（１）は、並列演算処理を行なう場合に、実行部の数より、並列実行すべき演算処理が少ないとき、動作しない実行部の動作クロック信号を停止すると共にデータ入出力などを禁止する。 - 特許庁

The scalable audio data arithmetic decoding method for decoding a scalable arithmetic coded symbol includes a step (a) of arithmetic decoding of a symbol to be decoded by using the symbol and a probability value for the symbol and a step (b) of determining whether or not to continue decoding by checking an ambiguity indicating whether or not decoding of the symbol is completed.例文帳に追加

スケーラブル算術符号化されたシンボルを復号化するスケーラブルデータの算術復号化方法は、（ａ）復号化しようとする前記シンボルと当該シンボルが発生する確率とを利用して当該シンボルを算術復号化するステップと、（ｂ）シンボルの復号化完了を示すアンビギュイティをチェックして、復号化継続を決定するステップとを含む。 - 特許庁

The game device comprises a packet processing part which carries out the processing of packets to be transferred to or from other game devices through a network, a packet buffer which houses the packets received from other game devices, a game arithmetic part which carries out arithmetic processing for games based on the data transferred by the packets and an image generation part which generates images based on the results of the arithmetic processing for games.例文帳に追加

ゲーム装置は、ネットワークを介して他のゲーム装置との間で転送されるパケットの処理を行うパケット処理部と、他のゲーム装置から受信したパケットが格納されるパケットバッファと、パケットにより転送されるデータに基づいて、ゲーム演算処理を行うゲーム演算部と、ゲーム演算処理の結果に基づいて画像を生成する画像生成部を含む。 - 特許庁

A multiplex controller is provided with a plurality of process control arithmetic units 1, 2, and 3 for realizing arithmetic processing for the same control in parallel, and each output signal based on the processed results of those process control arithmetic parts is selected based on a prescribed standard, and the selected output signal is used as an output for control.例文帳に追加

多重化制御装置は、同一な制御のための演算処理を並行して個々になす複数のプロセス制御演算１，２，３を備え、これら複数のプロセス制御演算部の処理結果に基づく各出力信号から所定の基準で選択をなし、この選択された出力信号を制御用の出力として用いるようにされている。 - 特許庁

Besides, the repeat calculation circuit of Newton-Raphson method itself is packaged as an arithmetic circuit, an inverse calculating circuit capable of shortening the arithmetic time, being made a pipeline and improving the throughput and a dividing circuit using that circuit are packaged and by caring of arithmetic accuracy in that case, one part of a multiplying circuit included in the circuit is omitted so that a compact circuit can be provided.例文帳に追加

また、ニュートンラフソン法の反復計算回路そのものを演算回路として実装し、演算時間が短く、パイプライン化が可能でスループットを向上させる事が可能な逆数計算回路とそれを用いた除算回路を実装し、その際に演算精度に注意する事で、回路に含まれる乗算回路の一部を省略し、コンパクトな回路とする。 - 特許庁

This parallel arithmetic unit 10 is provided with sets of resisters 120a-120d for storing arithmetic elements to be operated, FMAC 140a-140d for performing a sum-of-product operation on the basis of the arithmetic elements stored in the registers 120a-120d, and selectors 130a and 130b interposed between the resistor 120a and FMAC 140a.例文帳に追加

演算の対象となる演算要素を記録してなるレジスタ１２０ａ〜１２０ｄとこれらのレジスタ１２０ａ〜１２０ｄに記録されている演算要素に基づいて積和演算を行うＦＭＡＣ１４０ａ〜１４０ｄとの組を備え、レジスタ１２０ａとＦＭＡＣ１４０ａとの間にはセレクタ１３０ａ、１３０ｂが介在する並列演算装置１００ａである。 - 特許庁

Analysis is executed by rough mesh by reducing the number of meshes in order to shorten a calculation time by a mesh generation processing part 33, an arithmetic processing part 34 and a shape correction processing part 35, and when the arithmetic result satisfies preliminarily set correction calculation conditions, re-arithmetic operation for data correction is performed for correcting the deterioration of the analytic precision due to the rough mesh.例文帳に追加

メッシュ生成処理部３３と、演算処理部３４と、形状修正処理部３５とによって、計算時間を短くするためにメッシュ数を減らして粗いメッシュで解析を行い、粗いメッシュによる解析精度の悪さを補正するために、予め設定された補正計算条件を演算結果が満たす場合には、データ補正用の再演算を行う。 - 特許庁

As to an SIMD type microprocessor including an arithmetic logical arithmetic unit and a register for storing the arithmetic result, and having a plurality of processor elements for performing processing in a status that the register is divided, this data processing method is characterized to set data by the division units of the register based on the arrangement of processor elements and the division of the register.例文帳に追加

本発明のデータ処理方法は、算術論理演算器と演算結果を保持するレジスタを含み前記レジスタが分割された状態で処理を行い得るプロセッサエレメントを、複数持つＳＩＭＤ型マイクロプロセッサにおいて、プロセッサエレメントの配置、及びレジスタの分割に基づいて、レジスタの分割単位にデータを設定することを特徴とする。 - 特許庁

In order to supply the signal of a given input channel to one or a plurality of specified output channels, an arbitrary input channel of an inputting source and an arbitrary output channel of an output destination are variably assigned to each arithmetic operation channel so as to use one arbitrary arithmetic operation channel or a plurality of arbitrary operation channels among the arithmetic operation channels.例文帳に追加

所与の入力チャンネルの信号を１又は複数の指定された出力チャンネルに供給するために前記演算チャンネルのうち任意の１又は複数の演算チャンネルを利用するように、各演算チャンネルに対して入力元の任意の入力チャンネルと出力先の任意の出力チャンネルとを可変的に割り当てる。 - 特許庁

To eliminate a need of changing the circuit constitution even in the case that a servo error signal arithmetic processing method is changed by the change of an optical pickup constitution by sharing an arithmetic processing part among various servo error signals and to compatibly cope with formats of different kinds of information recording medium to share a circuit even in the case of different servo error signal arithmetic methods.例文帳に追加

各種サーボエラー信号の演算処理部を共通化し、光ピックアップ構成の変更によってサーボエラー信号演算処理方法を変更しても回路構成変更をする必要がなく、また異なる複数種類の情報記録媒体のフォーマットに互換対応してサーボエラー信号演算方法が異なる場合であっても回路の共通化を図る。 - 特許庁

To provide a field device that executes arithmetic processing and communicates with an external device when connected to a transmission line for supplying power, and that needs only one configuration for low power consumption and for high-speed arithmetic processing by varying an operating clock frequency with respect to a current supplied from the transmission line and to the arithmetic processing.例文帳に追加

電力を供給する伝送線路に接続され、演算処理を実行し外部機器と通信を行うフィールド機器において、伝送線路から供給される電流と演算処理に対する動作クロック周波数を可変して、低消費電力用または高速演算処理用を１種類の構成で実現するフィールド機器を提供すること。 - 特許庁

A likelihood corrector comprises a pilot symbol extraction circuit for extracting pilot symbols contained in an OFDM signal and performing complex arithmetic to generate a complex arithmetic result; a variance circuit for determining variance of the complex arithmetic result; an inverse circuit for determining an inverse of the variance; and a multiplier circuit for multiplying the OFDM signal and an output of the inverse.例文帳に追加

ＯＦＤＭ信号に含まれるパイロットシンボルを抽出して複素演算を行い複素演算結果を生成するパイロットシンボル抽出回路と、複素演算結果の分散を求める分散回路と、分散の逆数を求める逆数回路と、ＯＦＤＭ信号と前記逆数の出力とを掛け合わせる乗算回路とを備える。 - 特許庁

The light or radiation imaging apparatus is provided with an arithmetic section 37 for executing arithmetic operations by using each voltage signal of digital time division signals converted by an A/D converter 4, and the arithmetic section 37 subtracts voltage signals of all offset signals from voltage signals of all principal signals in each voltage signal of the digital time division signals converted by the A/D converter 4.例文帳に追加

Ａ／Ｄ変換器４で変換されたデジタルの時分割信号の各電圧信号を用いて、演算を行う演算部３７を備え、この演算部３７は、Ａ／Ｄ変換器４で変換されたデジタルの時分割信号の各電圧信号において、全ての主信号の電圧信号から全てのオフセット信号の電圧信号を減算する。 - 特許庁

A semiconductor integrated circuit device includes: a plurality of arithmetic units ICA, ICB connected in series between a power supply terminal VDDC and a ground terminal GNC for processing data; and a controller CTL which receives data to be processed and assigns the data to the plurality of arithmetic units, so that workloads of the plurality of arithmetic units become equal to each other.例文帳に追加

半導体集積回路装置は、電源端ＶＤＤＣと接地端ＧＮＣとの間に直列に接続され、データを処理する複数の演算部ＩＣＡ、ＩＣＢと、処理すべきデータを受け取り、複数の演算部のそれぞれの作業負荷が等しくなるように、データを複数の演算部のそれぞれへ割り振るコントローラＣＴＬとを備えた。 - 特許庁