「cache of」に関連した英語例文の一覧と使い方(40ページ目) - Weblio英語例文検索

A path information comparator 103 compares the hash value of the received path information with the hash value stored in the path information cache section 104.例文帳に追加

経路情報比較部１０３は、受信した経路情報のハッシュ値と、経路情報キャッシュ部１０４に保存されたハッシュ値とを比較する。 - 特許庁

To provide an information cache method in the Internet capable of speedily providing contents in response to a request for the contents from a user.例文帳に追加

ユーザからのコンテンツの要求に対して当該コンテンツを迅速に提供し得るインターネットにおける情報キャッシュ方法を提供するにある。 - 特許庁

When data transfer is interrupted because of power failure, the data written in the storage area is transferred again to the cache memory when the power is recovered.例文帳に追加

停電によりデータ転送が中断した場合には、記憶領域に書き込まれているデータを、復電時にキャッシュメモリに再度転送する。 - 特許庁

To reduce a load applied to an arithmetic device, and to reduce a time necessary for writing and reading of cache data.例文帳に追加

演算装置に加わる負荷を小さくすることができ、キャッシュデータの書込み及び読出しに必要な時間を短くすることができるようにする。 - 特許庁

The processor is constituted of a basic cache block mechanism compiled with an instruction group format for caching the instruction group generated by the cracking unit.例文帳に追加

プロセッサは更に、命令グループ・フォーマットで編成され、クラッキング・ユニットにより生成された命令グループをキャッシュする基本キャッシュ・ブロック機構で構成。 - 特許庁

When the cache entry is pre-fetched one as the result of this discrimination, a pre-fetching effect calculation circuit 14 discriminates whether pre-fetching is effective or not.例文帳に追加

この判定結果により、キャッシュ・エントリがプリフェッチしたものであればプリフェッチ効果算出回路１４でプリフェッチが有効か否かを判定する。 - 特許庁

A plurality of host adapters (upper interfaces) 1 to be connected with an host CPU, a plurality of disk adapters (interfaces on the side of the storage device) 2 to be connected with an array disk 5, and a cache memory 3 for temporary storage to be shared by these adapters, are installed attachably and detachably on a common bus 4 shared by these adapters and the cache memory.例文帳に追加

上位ＣＰＵと接続される複数のホストアダプタ（上位側インタフェース）１と、アレイディスク５と接続される複数のディスクアダプタ（記憶装置側インタフェース）２と、これらのアダプタに共用される一時記憶用キャッシュメモリ３とは、これらアダプタ及びキャッシュメモリに共用されるコモンバス４上に挿抜自在に取り付けられる。 - 特許庁

A simulator (simulation apparatus 10) includes: an instruction change notification part 1211 which, when the contents of a memory are rewritten and the contents are an instruction, sets a change flag in a decode cache of the corresponding instruction; and an execution simulation part 123 for detecting whether the change flag exists in the decode cache during execution of the instruction, and when the change flag exists, performing re-fetch and decoding.例文帳に追加

シミュレータ（シミュレーション装置）は、メモリが書き換えられ、その内容が命令であれば、該当する命令のデコード・キャッシュに変更フラグを立てる命令変更通知部と、該当命令実行時に、デコード・キャッシュに変更フラグがあるかを検出し、変更フラグがあれば、再フェッチ・デコードを行う実行シミュレーション部を有する。 - 特許庁

The Web browser 10 is provided with a Web content management part 36 for, when accepting the display instruction of the Web page including the designation of URL, deciding whether to display the Web page, based on the content stored in the cache 15 according to the information showing the term of validity stored so as to be associated with the designated URL in the cache 15.例文帳に追加

Ｗｅｂブラウザ１０は、ＵＲＬの指定を含むＷｅｂページの表示命令を受け付けると、キャッシュ１５に、指定されたＵＲＬと対応付けて記憶されている有効期間を示す情報に基づいて、キャッシュ１５に格納されたコンテンツに基づいてＷｅｂページを表示させるか否かを判定するＷｅｂコンテンツ管理部３６を備える。 - 特許庁

In a storage device, a write-back processing part 45 secures a parity buffer region 52 on a cache memory 28 to generate new parity at the occurrence of a write-back request of writing back new data on the cache memory 28 in a disk device taking redundant configuration of the RAID 5, and then writes new data and new parity in a corresponding disk device.例文帳に追加

ライトバック処理部４５は、キャッシュメモリ２８上の新データをＲＡＩＤ５の冗長構成をとるディスク装置に書戻す書戻し要求発生時に、キャッシュメモリ２８上にパリティバッファ領域５２を確保して新パリティを生成した後に、新データ及び新パリティを対応するディスク装置に書き込む。 - 特許庁

In the Internet system consisting of a contents distribution server and a cache server, a totaling server totals access frequencies by each hour and day corresponding to the contents to previously store the contents of high access frequency by each hour and day (including information on not only the date and time slot but also the day of the week, holidays consecutive holidays) in the cache server.例文帳に追加

コンテンツ配信サーバとキャッシュサーバから構成されるインターネットシステムにおいて、集計サーバでコンテンツ対応に日時別のアクセス頻度を集計し、日時（月日、時間帯のみだけではなく、曜日、祭日や連休等の情報も含む）に応じたアクセス頻度の多いコンテンツを予めキャッシュサーバに格納させる。 - 特許庁

The cache server 103 to store contents information which is part of the contents information to be provided is provided, a user request processing part 115 judges whether the contents information to be provided is stored on the cache server 103, and the user is informed of the time up to the distribution of the contents information.例文帳に追加

本発明は、提供するコンテンツ情報のうちの一部のコンテンツ情報を記憶するキャッシュサーバ１０３を設け、ユーザ要求処理部１１５により提供するコンテンツ情報がキャッシュサーバ１０３に記憶されている場合と記憶されていない場合を判断して、コンテンツ情報を配信するまでの時間をユーザに通知する。 - 特許庁

The method includes: in power failure of a storage system, receiving configuration information from a central processing unit (CPU); establishing a mapping relationship between an address of data in the cache and an address in a storage device according to the configuration information; and sending a signaling message that carries the mapping relationship to the cache, so that the cache migrates the data to the storage device according to the signaling message.例文帳に追加

方法は、ストレージシステムの電源異常の場合、設定情報を中央演算装置（ＣＰＵ）から受信するステップと、設定情報に従って、キャッシュ内のデータのアドレスと、ストレージデバイス内のアドレスとの間にマッピング関係を確立するステップと、キャッシュにマッピング関係を運ぶシグナリングメッセージを送信し、したがって、シグナリングメッセージに従って、キャッシュがデータをストレージデバイスに移動させるステップとを具備している。 - 特許庁

A DMA (direct memory access) controller for controlling data transfer in a microprocessor system including a cache function includes a transfer control means for performing transfer control based on the alignment information of a cache line size, so that loads for calculating a consistency cancel area by CPU calculation processing in order to hold the consistency of the cache memory and the memory device during DMA transfer can be eliminated.例文帳に追加

キャッシュ機能を備えたマイクロプロセッサシステムにおけるデータ転送を制御するＤＭＡ（Direct Memory Access）コントローラであって、キャッシュラインサイズのアラインメント情報に基づく転送制御を行う転送制御手段を有するようにして、ＤＭＡ転送時、キャッシュメモリとメモリ装置との一貫性を保つために、一貫性棄権領域をＣＰＵによる計算処理によって算出する負荷を無くすことができるようにする。 - 特許庁

To obtain memory access to the data registered in a cache memory except for the data which is being registered although the cache memory is registering data by specifying memory access to the data registered except for the data which is being registered in an intermediate record device having a cache memory which is provided with a plurality of memory access demand generating device and can handle a plurality of memory access demand in multiple.例文帳に追加

複数のメモリアクセス要求発生装置を備え、複数のメモリアクセス要求を多重に処理可能なキャッシュメモリを有した中間記憶装置において、キャッシュメモリに登録動作中のデータを除いたキャッシュメモリ登録済みのデータへのメモリアクセスを特定することで、キャッシュメモリ登録動作中にかかわらず、当該登録中データを除いたキャッシュメモリ登録済みデータへのメモリアクセスを行う。 - 特許庁

When validity confirmation result data of the certificate designated by the confirmation request of validity from the client 11 is stored in the cache 100, the certificate is designated by one cache use condition, and stored confirmation result data is used as a confirmation result by setting such that stored validity confirmation result data is within the valid period designated by the cache use condition as a condition.例文帳に追加

クライアント１１からの有効性の確認要求により指定された証明書の有効性確認結果データがキャッシュ１００に記憶されているとき、当該証明書がいずれかのキャッシュ利用条件により指定され、当該記憶された有効性確認結果データが、当該キャッシュ利用条件により指定された有効期間内にあることを条件として、記憶された確認結果データを確認結果として利用する。 - 特許庁

A process operating in the idle loop of a controller in a storage device checks a queue for a request for writing, and when a cache space in a dual port cache is available for holding transfer data, the device completes the data transfer part while waiting for the completion of the preceding command in the queue, and completes the data transfer from the cache to a physical medium for the preceding command.例文帳に追加

記憶装置中の制御装置の遊休ループで稼働するプロセスが、書き込み要求のための待ち行列をチェックし、転送データを保持するためにデュアルポート・キャッシュ内のキャッシュ空間が利用可能であるならば、装置が待ち行列中の先行コマンドの完了を待つ間に転送のデータ転送部分を完了させ、先行コマンドのためのキャッシュから物理媒体へのデータ転送を完了させる。 - 特許庁

To make design efficient by designing an instruction queue clearing means of only one kind independently of the existence of an instruction cache memory as to an information processor provided with an instruction queue.例文帳に追加

命令キューを備える情報処理装置に関し、命令キャッシュメモリの有無に関係なく、１種類の命令キュークリア手段を設計すれば足りるようにし、設計の効率化を図る。 - 特許庁

If a determination is made that there is a cache error in the control unit 2, the counter 1 counts by switching the first value (m) of change to a second value (n) of change that is different from the first value (n) of change.例文帳に追加

制御部２がキャッシュミスであると判定した場合に、カウンタ１は、第１の変化値ｍを第１の変化値ｍと異なる第２の変化値ｎに切り替えてカウントする。 - 特許庁

The level 2 cache manages the copy of data in a main storage device, these level 1 caches have the copies of data and the instruction of whether these copies are changed or not is further managed.例文帳に追加

レベル２キャッシュは、主記憶装置内のデータのコピーを管理し、それらのレベル１キャッシュがデータのコピーを有し、それらのコピーが変更されているか否かの指示を、さらに管理する。 - 特許庁

Consequently, the need to check the parity of address data read out of respective memory blocks 41 to 416 of an address cache RAM 4 is eliminated to greatly decrease circuits which check the parity.例文帳に追加

これによって、アドレスキャシュＲＡＭ４のそれぞれのメモリブロック４_1 〜４_16から読み出されたアドレスデータのパリティチェックが不要となり、パリティチェックを行う回路を大幅に削減することができる。 - 特許庁

Also, a power source managing part 400 in the HDD controller 100 always turns on the power source of the HDD for cache, and turns on the power source of the HDD for preservation only at the time of performing access to the HDD.例文帳に追加

また、HDDコントローラ100内の電源管理部400は、上記キャッシュ用HDDの電源を常時オンにするとともに、上記保存用HDDの電源を当該HDDにアクセスする間だけオンにする。 - 特許庁

Thereby, data in a cache memory can be accessed randomly and freely, while access for the cross point type memory is performed only in miss-hit, the number of times of rewriting of data can be reduced.例文帳に追加

これによりキャッシュメモリ内のデータは自由にランダムアクセスが可能になるとともに、クロスポイント型メモリへのアクセスはミスヒット時のみとなり、データ書き換え回数も大幅に低減できる。 - 特許庁

Then, final image data to be printed is created by combining information on the odd number of copies, even number of copies and the dividing paper from the information stored in the cache in order of printing.例文帳に追加

そして、キャッシュに保存されている情報と印刷データから印刷順に、奇数部・偶数部・合い紙の情報を組み合わせ、最終的に印刷する画像データを作成する。 - 特許庁

On a cache mishit of the preceding command, data of one line including data accessed by the preceding command is divided into a plurality of blocks, and they are written into a data array 112 from a main memory 2.例文帳に追加

先行命令のキャッシュミスを契機として先行命令がアクセスするデータを含む１ライン分のデータを複数のブロックに分割して順次メインメモリ２からデータアレイ１１２に書き込む。 - 特許庁

To exert the original performance of a cache by making the full bit of a tag address be a valid value regardless of memory capacity.例文帳に追加

メモリ容量に関わらずＴａｇアドレスが常に全ｂｉｔ有効値となり、キャッシュ本来の性能を発揮することができるキャッシュ制御方法およびキャッシュコントローラを提供する。 - 特許庁

To reduce the size of picture data to be stored in a cache data in a web browser at the time of entering large picture data from a www server and to obtain a rough image of a picture.例文帳に追加

Ｗｅｂブラウザにおいて、ＷＷＷサーバからの大きな画像データを取り込む際、Ｗｅｂブラウザ上のキャッシュデータに格納する画像データサイズを少なくし、且つ画像の大まかなイメージを得る。 - 特許庁

Preferably, the expected value of the subsequent increment of request frequency is sought from the request frequency, and a request frequency when its expected value is maximum is used as the threshold of the cache condition.例文帳に追加

好ましくは、リクエスト回数からその後のリクエスト回数増大量の期待値が求められ、期待値が最大になるときのリクエスト回数が、キャッシュ条件の閾値として用いられる。 - 特許庁

To provide an instruction level simulator for detecting the cache synchronization illegality of a self rewriting program for detecting the generation of a problem before viewing the executed result of an instruction.例文帳に追加

命令実行の結果を見る前に問題が発生していることを検出することを図った自己書き換えプログラムのキャッシュ同期不正を検出する命令レベルシミュレータの提供。 - 特許庁

This processor 100 performs accordance decision of an address decided in a break point of a CPU core 101 and an address of a data cache 102 accessed by the CPU core 101 by a comparator 104.例文帳に追加

プロセッサ１００は、ＣＰＵコア１０１のブレークポイントに定められたアドレスと、ＣＰＵコア１０１がアクセスするデータキャッシュ１０２のアドレスとの一致判定を比較器１０４でおこなう。 - 特許庁

A write cache 10 is validly operated for one hard disk device 9 whose disk access frequency is the highest by taking the statistics of disk access to each of plural hard disk devices 9 of a disk array device 2.例文帳に追加

ディスクアレイ装置２の複数のハードディスク装置９のおのおのに対するディスクアクセスの統計をとり、ディスクアクセス頻度の高い一台に対して、ライトキャッシュ１０を有効に動作させる。 - 特許庁

A CPU 7 sends an instruction to a read/write control part on the basis of respective managing data, for example, and during the idle time of processing, data are read out of a cache memory and written onto a disk.例文帳に追加

ＣＰＵ７は、例えば各管理データに基づいてリード／ライト制御部に指示を送り、処理の空き時間にキャッシュメモリからデータを読み出してディスクに対してデータの書き込みを行う。 - 特許庁

This information processor 10 including an arithmetic unit 11 and a main storage device 13 and a cache device 12 is configured to detect a load instruction 107 to a cache device whose delay is generated during cache fill execution due to a prefetch instruction 105 from the arithmetic unit 11, and to acquire the generation frequency or duration of the detected load instruction 107.例文帳に追加

演算装置１１と主記憶装置１３とキャッシュ装置１２を含む情報処理装置１０であって、演算装置１１からのプリフェッチ命令１０５によるキャッシュフィル実行中により遅延が発生したキャッシュ装置に対するロード命令１０７を検出し、検出したロード命令１０７の発生回数又は継続時間を取得する機能を有する。 - 特許庁

When a command packet to write or read data in/from the storage medium 13 is received from a host device by using the cache memory 14, a data transfer control part 124 writes or reads the data in/from the storage medium 13 and the cache memory 14 on the basis of the command packet and a cache memory management table 121a.例文帳に追加

ホスト装置からキャッシュメモリ１４を使用した記憶メディア１３に対するデータの書き込みまたはデータの読み出しを行うためのコマンドパケットを受信した際に、データ転送制御部１２４によりこのコマンドパケット及びキャッシュメモリ管理テーブル１２１ａに基づいて、記憶メディア１３及びキャッシュメモリ１４に対するデータの書き込みまたはデータの読み出しを行うようにしている。 - 特許庁

When a user terminal connected to a local network 40 makes a data transfer request to a server existing on the Internet 30, a user request processing program 170 starts a cache program 174, and the program 174 performs cache processing independently of data distribution to the user terminal and stores transfer data in a cache file 22 even after request interruption.例文帳に追加

ローカルネットワーク４０に接続している利用者端末からインターネット３０上に存在するサーバにデータの転送要求があったときに、利用者要求処理プログラム１７０はキャッシュプログラム１７４を起動し、キャッシュプログラム１７４は利用者端末へのデータ配信とは独立にキャッシュ処理を行い、要求中断後もキャッシュファイル２２に転送データを蓄積する。 - 特許庁

To reproduce a printed matter by storing a URL, the cache of content and print data in the case of printing WEB content, and for reprinting the WEB content on the basis of the information in the case of reprinting.例文帳に追加

ＷＥＢコンテンツを印刷する際に、ＵＲＬやコンテンツのキャッシュ、印刷データを保持し、再印刷時にそれらの情報を元に、再印刷を行うことで、印刷物の再現を可能とすること。 - 特許庁

Further, the processing section 13_-3 of the external link interface 10_-3 exchange a mobile IP message on behalf of a home agent 11 of the mobile terminal 300 and the cache 12_-3 stores the binding information of the mobile terminal 300 included in the message.例文帳に追加

さらに、外部リンクインタフェース10_3の処理部13_3が移動端末300のホームエージェント11の代わりにモバイルIPメッセージ交換を行い、キャッシュ12_3が該メッセージに含まれる移動端末300のバインディング情報を記憶する。 - 特許庁

The semiconductor memory device is provided with a memory cell array which is sectioned into a plurality of banks (A, B, C, D), and a plurality of cache memories holding data of word lines and prepared for the plurality of banks respectively.例文帳に追加

本発明の半導体メモリ装置は、複数のバンク（Ａ、Ｂ、Ｃ、Ｄ）に区分されたメモリセルアレイと、複数のバンクにそれぞれ付随しワード線のデータを保持する複数のキャッシュメモリとを備える。 - 特許庁

At this time, the processing time until completion of processing of the data volume N of image data by pipeline after writing the data volume V of image data to the cache memory is counted for every increased data volume N.例文帳に追加

この際、キャッシュメモリにデータ量Ｎの画像データが書き込まれてからパイプラインによる該データ量Ｎの画像データの加工が終了するまでの処理時間を、増加したデータ量Ｎ毎に計時する。 - 特許庁

Data for deletion is determined from both of whether or not a partial content is the last part of partial contents stored in a cache having the same content name and the last access date of a part of the contents.例文帳に追加

同一コンテンツ名を持つキャッシュに保存されている部分コンテンツのうち最も後ろの部分であるか否かと、コンテンツの部分の最終アクセス日時の両者から削除対象データを決定する。 - 特許庁

The cache address control part executes flush processing of invalidating all at once, the data group of the areas which correspond to the address group respectively and are continuous over a plurality of blocks among the two or more pieces of the data.例文帳に追加

キャッシュアドレス制御部は、複数のデータのうちのアドレス群にそれぞれ対応し、且つ、複数のブロックに亘って連続する領域のデータ群を一度に無効化するフラッシュ処理を行う。 - 特許庁

The delay of the execution of the first load instruction and the execution of the second load instruction makes it possible for the cache to complete access based on the first load instruction before the start of the access based on the second load instruction.例文帳に追加

第１ロード命令の実行と第２ロード命令の実行との間の遅延は、キャッシュが、第２ロード命令によるアクセスの開始前に第１ロード命令によるアクセスを完了することを可能にする。 - 特許庁

To continue operation by guaranteeing the coherency of data even when an uncorrectable fault is generated in an entry of a tag memory in a multiprocessor system provided with a plurality of CPUs each of which is loaded with a cache.例文帳に追加

キャッシュを搭載したCPUを複数備えたマルチプロセッサシステムにおいて、タグメモリのエントリに訂正不可能障害が発生した場合であっても、データのコヒーレンシを保証し、動作を継続できるようにする。 - 特許庁

A history/cache storage part 3 takes a pair of the URL of the Web page and the access date and time or a pair of the URL and the updating time and date and time of the URL as a key, and stores the key and the corresponding Web page by correlating them with each other.例文帳に追加

履歴／キャッシュ保存部３は、ＷｅｂページのＵＲＬとアクセス日時または該ＵＲＬの更新日時の組データをキーとして、これに対応するページ内容をキャッシュとして保存する。 - 特許庁

A normal write instruction (write and storage) 11, corresponding to a conventional cache control method and the write instruction 12 for a cache error are respectively prepared as being different instructions in the instruction set 10 of a general purpose processor 1.例文帳に追加

汎用プロセッサ１の命令セット１０中に従来のキャッシュ制御手法に従う通常のライト命令（書込み、ストア）１１と、本発明の一実施例によるキャッシュ制御手法に従うキャッシュ・ミス用ライト命令１２とが夫々別の命令として用意されている。 - 特許庁