「capacitance elements」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

To provide a technique for measuring capacitance characteristics of individual diode elements while preventing external electrical effects in a micro CSP type semiconductor device containing a plurality of diode elements.例文帳に追加

複数のダイオード素子を含有する微小なＣＳＰ型の半導体装置に対して、外部からの電気的影響を防ぎつつ個々のダイオード素子の容量特性を測定できる技術を提供する。 - 特許庁

Furthermore, since the electrical characteristics of the capacitance element 22 are accurately determined by the material of the insulating layer and the area of the copper foils 13, 14, the impedances can be accurately matched with a small number of capacitance elements 22.例文帳に追加

しかも、容量素子２２の電気的特性は絶縁層の材料と銅箔層１３、１４の面積とで正確に決定されるので、インピーダンスを少数の容量素子２２で正確に整合させることができる。 - 特許庁

Each variable capacitance element 6 is arranged to the bottom side of the base body 4, and all the variable capacitance elements 6 are inserted in the throughholes 8 when the chip antenna 2 is mounted to a prescribed position on the circuit board 3.例文帳に追加

各可変容量素子６は基体４の底面に配設されており、回路基板３上の所定位置にチップアンテナ２を搭載すると、可変容量素子６はすべて透孔８内に挿入されるようになっている。 - 特許庁

A voltage-controlled oscillator 1 is composed of the two chips of a voltage-controlled variable capacitance 45 and a main body integrated circuit 9, where other circuit elements as the constituent parts other than this variable capacitance 15 are integrated on a substrate.例文帳に追加

電圧制御発振器１は、電圧制御可変容量１５と、この可変容量１５以外の構成部品である他の回路素子を基板上に集積した本体集積回路９との２チップで構成される。 - 特許庁

Each of feeding points P1 and P2 is connected to variable tuning means 3, and a tuning frequency of each of loop antenna elements A1 and A2 is can be made to be changed by controlling a capacitance value of a variable capacitance diode 4.例文帳に追加

各給電点Ｐ１，Ｐ２は可変同調手段３に接続されており、可変容量ダイオード４の容量値を制御して各ループアンテナ素子Ａ１，Ａ２の同調周波数を変化させることができる。 - 特許庁

A control voltage Vt for feedback control of an oscillation frequency is applied to back gate terminals of variable capacitance elements 121, 122, 131, 132, 141 and 142 of the variable capacitance circuits 120, 130 and 140.例文帳に追加

各可変容量回路１２０、１３０、及び１４０の可変容量素子１２１、１２２、１３１、１３２、１４１、及び１４２のバックゲート端子には、発振周波数をフィードバック制御するための制御電位Ｖｔが印加される。 - 特許庁

To provide a semiconductor device having a memory element, and which is manufactured by a simplified manufacturing process, and reduces the area of capacitance elements.例文帳に追加

作製工程が簡略化され、容量素子の面積が縮小化されたメモリ素子を有する半導体装置を提供することを課題とする。 - 特許庁

To provide a capacitor device which suppresses vibrations without making capacitance small by reducing variations in amplitude among a plurality of capacitive elements.例文帳に追加

複数のコンデンサ素子の振幅のばらつきを低減し、静電容量を小さくすることなく振動を抑制したコンデンサ装置を提供すること。 - 特許庁

Further, the tuning frequency can be changed in any band by applying a tuning voltage from the bias circuit 11 to the variable capacitance elements 7.例文帳に追加

また、いずれのバンドにおいてもバイアス回路１１から可変容量素子７に同調電圧を供給して同調周波数が変更できる。 - 特許庁

To provide an electromechanical transducer device satisfying both reduction in parasitic capacitance between electromechanical transducer elements and improvement in a fill factor.例文帳に追加

電気機械変換部間の寄生容量の低減とフィルファクターの向上を両立することができる電気機械変換装置を提供する。 - 特許庁

To provide a detection circuit which has a small number of circuit elements and can be integrated, and is a capacitance change detection circuit having little erroneous response.例文帳に追加

回路素子が少なく、かつ集積化が可能な検出回路であって、誤反応の少ない容量変化検出回路を提供すること。 - 特許庁

To provide a semiconductor device which can reduce a burden of man-hours and has stable capacitance elements corresponding to miniaturization, and to provide its manufacturing method.例文帳に追加

工数の負担を軽減し、かつ微細化に応じた安定した容量素子を有する半導体装置及びその製造方法を提供する。 - 特許庁

Therefore, the capacitance of the semiconductor device can be increased without increasing the space factor of elements by increasing the number of teeth of a comb by narrowing the widths of the teeth.例文帳に追加

したがって、櫛の幅を狭めて櫛の数を増やすことで、素子の占有面積を増やさずにキャパシタ容量を増やすことができる。 - 特許庁

An array antenna device 10 comprises a substrate 1, a power feeding element 2, passive elements 3 and 4, varactor diodes 6-9, and a capacitance change means 11.例文帳に追加

アレーアンテナ装置１０は、基板１と、給電素子２と、無給電素子３，４と、バラクタダイオード６〜９と、容量変化手段１１とを備える。 - 特許庁

To reduce parasitic capacitance on wiring, to reduce the number of elements, and to reduce the amplitude of an input signal in a signal line drive circuit.例文帳に追加

信号線駆動回路における配線の寄生容量の減少、素子数の削減、入力信号の振幅の縮小等を実現する。 - 特許庁

Even at high capacitance values, good mechanical stability can be achieved by connecting multiple individual capacitor elements to a housing of the assembly.例文帳に追加

高静電容量値においても、アセンブリのハウジングに複数の個々のコンデンサ素子を接続することによって良好な機械的安定性を達成することができる。 - 特許庁

To provide a variable capacitance detecting circuit attempting to enhance S/N ratio for signals read from capacitative elements and to enhance sensitivity.例文帳に追加

容量素子から読み出される信号について、Ｓ／Ｎ比の向上が図られ、感度の向上が図られた可変容量値検出回路を提供する。 - 特許庁

To improve the performance and to reduce the cost of an electric interface to sensing elements such as dual electrode capacitance diaphragm sensors (CDSs).例文帳に追加

二重電極静電容量型ダイアフラムセンサ（ＣＤＳ）のようなセンシング素子に対する電気インターフェースの性能の改善及びコストの軽減を行う。 - 特許庁

A VCO (Voltage-Controlled Oscillation) circuit 20 has a coil, a capacitative element 24 which is in parallel with the coil and has a constant capacitance value, and adjustable capacitative elements 22, 23.例文帳に追加

ＶＣＯ回路（２０）は、コイル（２１）と、このコイルに並列の一定容量値の容量素子（２４）と、調整可能な容量素子（２２、２３）とを有する。 - 特許庁

Capacitance elements (C1, C2) are connected with storage nodes (SN, /SN), by utilizing a process for fabricating the floating gate (FG) and the control gate (CG) of a flash memory cell.例文帳に追加

フラッシュメモリセルのフローティングゲート（ＦＧ）およびコントロールゲート（ＣＧ）を製造する工程を利用して、容量素子（Ｃ１，Ｃ２）を、記憶ノード（ＳＮ，／ＳＮ）に接続する。 - 特許庁

To provide a penetration type laminated layer capacitor to obtain a circuit where a plurality of electrostatic capacitance elements are connected in parallel with only one element.例文帳に追加

１つの素子で複数の静電容量成分を並列接続する回路を実現することが可能な貫通型積層コンデンサを提供すること。 - 特許庁

To provide a stud or joist sensor device and associated sensing method, using the ratio of capacitance measurements from a plurality of capacitive sensing elements.例文帳に追加

複数の容量型感知素子からのキャパシタンス測定値の比率を用いるスタッドまたはジョイストセンサデバイスおよび関連する感知方法を提供すること。 - 特許庁

To provide a semiconductor device having a trench type element isolating region easy in manufacturing process where the capacitance between adjacent elements is reduced and the stress is relaxed.例文帳に追加

製造工程が簡易で、隣接素子間容量の低減及び応力緩和された溝型素子分離領域を備えた半導体装置を提供する。 - 特許庁

The force received by the force receiving part 70 from the fiber A can be measured based on changes in the capacitance values of the capacitance elements C11, C12 constituted by the movable electrode 32 and the two fixed electrodes 11, 12.例文帳に追加

そして、可動電極３２と２つの固定電極１１、１２との間で構成される各容量素子Ｃ１１、Ｃ１２の静電容量値の変化に基づいて、受力部７０が原糸Ａから受ける力を測定することができる。 - 特許庁

To provide a solid electrolytic capacitor having superior transient response and a large capacitance by laminating a plurality of capacitor elements on an insulating substrate and sharing a current circuit of each of the capacitor elements, and to provide a method for manufacturing the solid electrolytic capacitor.例文帳に追加

絶縁基板に複数のコンデンサ素子を積層し、各コンデンサ素子の電流回路を共通にすることで、過渡応答性が良好で、かつ、大容量の固体電解コンデンサ及びその製造方法を提供する。 - 特許庁

Moreover, the sensor 101 includes capacitance elements 108 for detecting displacements and/or deformations of the arms 105 and circuit boards 110 having arithmetic operation units for computing the magnitudes and/or directions of forces acting on the table 103 or the base 102 from the detection values of the capacitance elements 108.例文帳に追加

さらに、センサ１０１は、アーム１０５の変位および／または変形を検出する静電容量素子１０８と、静電容量素子１０８の検出値から、テーブル１０３もしくはベース１０２に作用する力の大きさおよび／または方向を計算する演算部を有する回路基板１１０と、を備えている。 - 特許庁

In the voltage-controlled oscillator (VCO) for performing multi-band operation by being provided with two frequency variable means, variable capacitance elements 11ia, 12ia and 11ib, 12ib (i=1, 2 and 3) can be connected in parallel with one another in the direction where their polarities are opposite to one another and pairs of variable capacitance elements are formed.例文帳に追加

二つの周波数可変手段を具備することでマルチバンド動作を行なう電圧制御発振器（ＶＣＯ）において、可変容量素子１１ｉａと１２ｉａ及び１１ｉｂと１２ｉｂ（ｉ＝１、２、３）をそれぞれ互いに極性が逆になる向きに並列接続可能とし、可変容量素子対を形成する。 - 特許庁

The capacitor device includes a large capacitance capacitor 12 having a plurality of capacitor elements 12a, a converting means 35 for DC/DC or DC/AC converting the output voltage of the large capacitance capacitor 12 to output a DC voltage or an AC voltage, and a case 1 for housing the large capacitance capacitor 12.例文帳に追加

複数のコンデンサ素子１２ａで構成される大容量コンデンサ１２と、大容量コンデンサ１２の出力電圧を直流／直流変換、または直流／交流変換して直流電圧または交流電圧を出力する変換手段３５と、大容量コンデンサ１２を収納するケース１とを具備する。 - 特許庁

A field energy generated in antenna elements 2 and 3 is caught by installing conductors 4 and 7 near the elements and utilizing capacitance between the conductors and the elements, and reactance component cancel coils 5 and 6 are installed, so that positive feedback can extremely efficiently operate.例文帳に追加

アンテナエレメント２及び３の近くに導体４及び７を設置しエレメントとの間のキャパシタンスを利用してエレメントに発生した電界エネルギーを捕捉し、かつリアクタンス成分キャンセル用コイル５及び６を設置することにより、非常に効率よく正帰還が働くようにした。 - 特許庁

The impedance adjusting part 2 includes inductance elements L1, L2 serially connected onto the transmission line and a capacitance element C1 which is provided between the transmission line and a power source voltage terminal and of which the capacitance value changes according to the rotation of the rotating member.例文帳に追加

また、インピーダンス調整部２は、伝送路上に直列に接続されたインダクタンス素子Ｌ１，Ｌ２と、伝送路と電源電圧端子との間に設けられ、回転部材の回転に応じて容量値が変化する容量素子Ｃ１と、を備える。 - 特許庁

To provide a printed circuit board comprising passive elements in the structure that moisture absorption of passive elements can be prevented, change in the capacitance value of passive elements resulting from moisture absorption can be controlled, and moisture absorbed by the comprised passive elements can be removed easily; and also to provide a method of manufacturing the same printed circuit board.例文帳に追加

本発明は受動素子を内蔵したプリント配線板において、受動素子の吸湿を防止し、吸湿に起因する受動素子の容量値の変化を抑え、また内蔵された受動素子が一旦吸収した湿気を容易に取り除くことができる構造の受動素子内蔵プリント配線板及びその製造方法を提供することを課題とする。 - 特許庁

Dot shift treatment to front or rear lines is applied to a line in excess of number of recording elements (11, 12 units in Fig.) that cannot be used, so that the number of recording elements to be driven at the same timing may be within a range (10 units in Fig.) that can be used by a capacitance.例文帳に追加

同一タイミングで駆動する記録素子数が電気容量でまかなえる範囲内（図中では１０個）となるように、オーバーしているライン（図中では１１，１２個）に関しては前後のラインへのドットずらし処理を行う。 - 特許庁

Since switching noise to be generated at the time of selecting the gradation voltage is absorbed in the capacitance elements C1, C2, C3,..., Cm, the propagating of noise to signal lines D is suppressed.例文帳に追加

階調電圧を選択する際に生じるスイッチングノイズは、容量素子Ｃ１，Ｃ２，Ｃ３，…，Ｃｍに吸収されるため、信号線Ｄへの伝播が抑制される。 - 特許庁

In the first operational mode, the converted signals of pixel are held respectively and simultaneously in a plurality of sampling capacitative elements included in a sampling capacitance part 62.例文帳に追加

第１の動作モードにおいては、変換処理した画素の信号を、サンプリング容量部６２に含まれる複数のサンプリング容量素子のそれぞれに同時に保持する。 - 特許庁

Along diagonals in the IC chip internal region 12, an element inhibition region 13 where the formation of the elements such as a transistor, a resistor and a capacitance is inhibited is provided.例文帳に追加

このＩＣチップ内部領域１２中の対角線に沿うように、トランジスタ、抵抗、容量等の素子の形成を禁止する素子禁止領域１３が設けられている。 - 特許庁

This structure can minimize parasitic resistance and junction capacitance and can reduce resistance to current between an base electrode and an emitter electrode, thus achieving higher operating speeds and lower noises of elements.例文帳に追加

寄生抵抗及び接合キャパシタンスを最小化し、ベース電極とエミッタ電極間の電流抵抗を減少させ、素子の高速化及び低雑音化を達成できる。 - 特許庁

One or both of the impedance elements substantially cancel low-parasitic shunt capacitance associated with the transfer transistor that controls signal attenuation at high frequencies.例文帳に追加

インピーダンス要素の一方又は両方が、高周波での動作時に信号の減衰を制御する転送トランジスタに付随する低い寄生シャント・キャパシタンスを実質的に排除する。 - 特許庁

To alleviate restriction of increase of the number of circuit elements and a capacitance value due to layout of a scan line, or an obstacle for obtaining high precision, in an organic electroluminescent (EL) display apparatus.例文帳に追加

有機ＥＬ表示装置において、走査線のレイアウトに起因する回路素子数や容量値の増加に対する制約あるいは高精細度化の障害を緩和する。 - 特許庁

Such a structure is used to accumulate potentials equivalent to a quantity of radiation entering the TFTs (T11-T33) in the capacitance elements C11-T33, and the accumulated potential is output.例文帳に追加

この構成で、ＴＦＴ（Ｔ１１〜Ｔ３３）に入射する放射線量に応じた電荷を容量素子Ｃ１１〜Ｔ３３に蓄積し、蓄積電荷を出力する。 - 特許庁

Data is written according to a source side injection method using charged charge of capacitance elements (Cda, Cdb) connected to nodes (DLa, DLc) at a drain side of a memory cell.例文帳に追加

メモリセルのドレイン側ノード（ＤＬａ，ＤＬｃ）に接続される容量素子（Ｃｄａ，Ｃｄｂ）の充電電荷を用いてソースサイドインジェクション方式に従ってデータの書込を行なう。 - 特許庁

On a semiconductor substrate comprising a base 1 and an epitaxial layer 2, first and second variable-capacitance diode elements VCD(A) and VCD(B) are formed.例文帳に追加

基材１とエピタキシャル層２からなる半導体基板上に、第１の可変容量ダイオード素子ＶＣＤ（Ａ）と第２の可変容量ダイオード素子ＶＣＤ（Ｂ）を形成する。 - 特許庁

To provide an aluminum foil for electrolytic capacitor in which the number of elements to be controlled is reduced and high capacitance is attained, and a method of manufacturing a thin sheet for the same.例文帳に追加

管理元素数が少なく、高い静電容量の得られる電解コンデンサ用アルミニウム硬質箔およびこの硬質箔用の薄板の製造方法を提供する。 - 特許庁

In a semiconductor memory device 100 wherein a plurality of capacitance elements 112 are formed on a semiconductor substrate 101, each of the plurality of capacitance elements 112 has a bottom electrode 109, a metal oxide film 110 formed on the bottom electrode 109, and a top electrode 111 formed on the metal oxide film 110.例文帳に追加

半導体記憶装置は、半導体基板１０１上に複数の容量素子１１２が形成された半導体記憶装置１００において、複数の容量素子１１２は、それぞれ、下部電極１０９と、下部電極１０９上に形成された金属酸化膜１１０と、金属酸化膜１１０上に形成された上部電極１１１とを備える。 - 特許庁

To realize a highly reliable semiconductor capable of operating stably by equalizing the capacitance of respective capacitive elements even when the capacitive elements provided on a substrate and having a recessed spatial structure employing a ferroelectric or a high dielectric as a capacitance insulating film have different heights.例文帳に追加

基板の上に設けられた強誘電体又は高誘電体を容量絶縁膜とする凹型の立体構造を有する容量素子においてそれぞれの高さが異なっている場合においても、それぞれの容量素子の容量を等しくすることにより、動作が安定な信頼性が高い半導体記憶装置を実現できるようにする。 - 特許庁

The phase advance of the differential signal VIN is set so as to set the phase of a signal input to the bandpass filter 19 to be nearly 0° by optionally varying the capacitance values of the capacitance elements 26 and 27 or the transistor sizes (gate sizes) of the transistors 22 and 23.例文帳に追加

差動信号ＶＩＮの位相進めは、静電容量素子２６，２７の静電容量値、またはトランジスタ２２，２３のトランジスタサイズ（ゲートサイズ）を任意に可変することにより、バンドパスフィルタ１９に入力される信号の位相が略０°となるように設定する。 - 特許庁