「cell data」に関連した英語例文の一覧と使い方(31ページ目) - Weblio英語例文検索

To attain increase of a data writing speed and reduction of the power consumption by reducing variance in the fluctuation of threshold voltage of a nonvolatile memory cell when writing data.例文帳に追加

データ書き込み時の不揮発性メモリセルのしきい値電圧変動量のばらつきを低減させ、データ書き込みの高速化、および低消費電力化を実現する。 - 特許庁

A write switch 26 connects common writing data lines WDB and WDBX for transmitting the corrected data INC to corresponding bit lines BL and BLX to write the corrected data back in the original memory cell MC reading data.例文帳に追加

書き込みスイッチ２６は、訂正データＩＮＣを元のデータを読み出したメモリセルＭＣに書き戻すために、訂正データＩＮＣが伝達される共通書き込みデータ線ＷＤＢ、ＷＤＢＸを対応するビット線ＢＬ、ＢＬＸに接続する。 - 特許庁

A nonvolatile semiconductor memory is an EEPROM provided with a memory cell having electric charges accumulating section which can store ternary data and a data circuit storing temporarily write data, the data circuit is constituted of three NOR logic circuits having two input terminals.例文帳に追加

３値データ記憶可能な電荷蓄積部を有するメモリセルと、書き込みデータを一時的に記憶するデータ回路を備えたＥＥＰＲＯＭであって、データ回路は２個の入力端子を有する３個のＮＯＲ論理回路から構成される。 - 特許庁

Data read out en bloc from sub-arrays SBA0-SBA1 in a memory cell array 20 are compared by a data bus driving circuit 300, the data bus driving circuit 300 drives potentials of data buses DB, /DB with small amplitude in accordance with this compared result.例文帳に追加

メモリセルアレイ２０中のサブアレイＳＢＡ０〜ＳＢＡ１から一括して読み出されたデータは、データバス駆動回路３００により比較され、この比較結果に応じて、データバス駆動回路３００はデータバスＤＢ、／ＤＢの電位を小振幅で駆動する。 - 特許庁

Based on the information shown in the mail text about where to access the animation data with sound and the information about where to access only the voice data or the animation data, the cell phone B1-2 accesses the memory in the mail server 4 through packet communication and reproduces the data.例文帳に追加

携帯電話機Ｂ１−２はメール本文に記載された音声付き動画データへのアクセス先情報、音声データまたは動画データのみへのアクセス先情報を基にメールサーバ４内のメモリに対してパケット通信でアクセスし、それらの再生を行う。 - 特許庁

The substrate 100 for electrooptical device which has a memory cell array including a plurality of memory cells 101 arrayed in matrix and digitally driven is characterized in that each memory cell 101 has an analog switch SW1 inverting the phase of supplied data and data whose phase is already inverted are supplied to the memory cell 101.例文帳に追加

マトリクス状に配列されデジタル駆動される複数のメモリセル１０１を含むメモリセルアレイを有する電気光学装置用基板１００において、前記メモリセル１０１は供給されたデータの位相を反転させるアナログスイッチＳＷ１を備えること、又は既に位相を反転されたデータが前記メモリセル１０１に供給される。 - 特許庁

The fuel cell system is equipped with map data 94 showing the correlation between the AC impedance and the water content of a fuel cell; and a correction part 95 correcting an error of the map data 94 based on the water content calculated by income and expense calculation and actual measurements of AC impedance of the fuel cell.例文帳に追加

燃料電池システムは、燃料電池の交流インピーダンスと水分量との相関関係を示すマップデータ９４と、燃料電池の水収支計算により算出した含水量と燃料電池の交流インピーダンスの実測値とに基づいてマップデータ９４の誤差を補正する補正部９５とを備える。 - 特許庁

The operation processing part corrects the input layout pattern data in each cell, determines whether or not each of a plurality of cells constituting the corrected layout pattern data has the same shape and reconstructs a cell hierarchical structure with cells determined to mutually have the same shape as the same cell.例文帳に追加

前記演算処理部は、入力された前記レイアウトパターンデータをセル毎に補正し、補正後の前記レイアウトパターンデータを構成する複数のセルの各々について、同一形状であるかどうかを判断し、同一形状であると判断されたセル同士を同一セルであるとして、セルの階層構造の再構築を行う。 - 特許庁

An inversion determining part is connected to the SRAM memory cell through the first and second transfer transistors, and determines whether data written in the SRAM memory cell are inverted when a word line selection potential is applied to a word line with the data written in the SRAM memory cell.例文帳に追加

反転判定部は、前記第１、第２のトランスファトランジスタを介して前記ＳＲＡＭメモリセルに接続され、前記ＳＲＡＭメモリセルにデータが書き込まれた状態で、前記ワード線にワード線選択電位が印加された場合に、前記ＳＲＡＭメモリセルに書き込まれたデータが反転するか否かを判定する。 - 特許庁

In order to store data in bytes not being the n-th power of 2 such as an ATM cell in 53 bytes, a plurality of memory sections 11 to 14 separated in units of the byte length of the n-th power of 2 are prepared to map the ATM cell, and ATM cell data are written in / read from a plurality of the memory sections 11 to 14.例文帳に追加

例えば５３バイトのＡＴＭセルの如く２のｎ乗でないバイトのデータを格納するため、２のｎ乗の長さ単位で分割した複数のメモリ部１１〜１４を用意してＡＴＭセルをマッピングし、この複数のメモリ部１１〜１４に対してＡＴＭセルデータの書き込みおよび読み出しを行う。 - 特許庁

This free cell generating circuit is composed of a 53-octet timing counter 2 of 53 cycles for counting the timing of an asynchronous transfer mode(ATM) cell, a gate circuit 4 for generating four kinds of timing signals from the output of 6 bits from the 53-octet timing counter 2, and a shift register 3 for converting the free cell pattern of 8 bits from parallel data to serial data.例文帳に追加

空きセル生成回路は、ＡＴＭセルのタイミングカウントを行う５３周期の５３オクテットタイミングカウンタ２と、５３オクテットタイミングカウンタ２の６ビットの出力から４種類のタイミング信号を生成するゲート回路４と、８ビットの空きセルパターンをパラレルデータからシリアルデータに変換するシフトレジスタ３とにより構成する。 - 特許庁

The memory is provided with; a memory core section comprising a plurality of cell array blocks equipped with a plurality of nonvolatile memory cells, a plurality of word lines, and a plurality of bit lines; and a means to erase data simultaneously in a plurality of memory cells in one cell array block and write data in the plurality of memory cells in the plurality of cell array blocks simultaneously.例文帳に追加

複数の不揮発性のメモリセルと複数のワード線と複数のビット線を備えたセルアレイブロックを複数有するメモリコア部と、１つのセルアレイブロック内の複数のメモリセルについて同時にデータを消去し、複数のセルアレイブロック内の複数のメモリセルに同時にデータを書込む手段とを具備する。 - 特許庁

In this semiconductor memory device having a memory cell for storing data by accumulating electric charges such as electrons and the like in a floating gate FG or by not accumulating, data desired to restore is stored by making the memory cell a first memory cell Q2 having a first charges exchange capability and a second memory cell Q3 having a second charges exchange capability.例文帳に追加

本発明は、フローティングゲートＦＧに電子などの電荷を蓄積するまたはしないことによりデータを記憶するメモリセルを有する半導体記憶装置において、そのメモリセルを第１の電荷交換能力を持つ第１のメモリセルＱ２と第２の電荷交換能力を持つ第２のメモリセルＱ３にすることで、復活させたいデータを記憶させることを特徴とする。 - 特許庁

A memory cell power source control circuit 3 controls a power source (memory cell power source VDDM1) of a memory cell 1 of a column selected during write-in of data to a lower voltage value than a VDD level decided by divided voltage ratio of P type MOS transistors QP6 and QP7.例文帳に追加

メモリセル電源制御回路３は、データの書き込み時に選択されるカラムのメモリセル１の電源（メモリセル電源ＶＤＤＭ１）を、Ｐ型ＭＯＳトランジスタＱＰ６とＱＰ７の分圧比で決定される、ＶＤＤレベルより低い電圧値に制御する。 - 特許庁

The photodiode cell DS does not exist at an originally existing position by being replaced with the TEG cell TS1, and the image lacks, but it is complemented with image data of the photodiode cells DS(A)-DS(H) adjoined with the TEG cell TS1 allowing the lack.例文帳に追加

ＴＥＧセルＴＳ１に置き換わることにより、フォトダイオードセルＤＳが本来あるべき位置に無くなり、そこの画像が欠落するが、欠落を許容するかＴＥＧセルＴＳ１と隣り合うフォトダイオードセルＤＳ（Ａ）〜ＤＳ（Ｈ）の画像データで補完する。 - 特許庁

After inputting a required data and setting an initial porosity, the flow analysis of each calculation cell is performed at S103, the space differential of the pressure value of each calculation cell is calculated at S104, and the porosity of each calculation cell is updated at S105.例文帳に追加

必要なデータの入力、初期空隙率の設定を行った後、Ｓ１０３で各計算セルの流れ解析を実行し、Ｓ１０４で各計算セルの圧力値の空間微分を演算し、Ｓ１０５で各計算セルの空隙率を更新する。 - 特許庁

To provide an apparatus, a program, and a method for designing an integrated circuit, which can generate circuit data for accurately grasping a power switch cell and a circuit cell to shutdown the power switch cell without inhibiting productivity for designing the integrated circuits.例文帳に追加

設計の効率を阻害することなく、電源スイッチセルとこれにより電源が遮断される回路セルとを明確に把握することが可能な回路データを生成することができる集積回路設計装置とその方法およびプログラムを提供する。 - 特許庁

The data stored in the memory cell specified by an internal address add is inverted, an writing operation in the memory cell is performed based on each address, and the internal address add is incremented whenever the invert writing operation is executed in the memory cell.例文帳に追加

内部アドレスａｄｄにて指定されるメモリセルに記憶されたデータを反転させてそのメモリセルに書き込む動作をアドレス単位で実行し、そのメモリセルの反転書き込み動作が実行されるごとに内部アドレスａｄｄをインクリメントする。 - 特許庁

The control unit 3 extracts edges/ridges 61 from the rendering data 31, calculates a position of a centroid for each equidistant region 63 with respect to an entire target region, and determines which cell each pixel is included in, to set a cell ID of the pixel belonging to the cell.例文帳に追加

また、制御部３は、レンダリングデータ３１からエッジ／リッジ６１を抽出し、対象領域全体について等距離領域６３ごとに重心の位置を算出し、各画素についてどのセルに含まれるかを判定し、所属セルＩＤを設定する。 - 特許庁

The semiconductor memory apparatus includes a unit cell constituted of a transistor of which the body is floating and a capacitor for storing electric charges; a word line for activating the unit cell; and a bit line for transmitting data to the unit cell.例文帳に追加

本発明の一実施形態に係る半導体記憶装置は、ボディーがフローティングされたトランジスタと電荷を格納するためのキャパシタで構成された単位セル、単位セルを活性化するためのワードライン、及び単位セルにデータを伝達するビットラインを含む。 - 特許庁

Moreover, since the data can be written to the redundant file memory like the ordinary memory cell, replacement to the redundant cell from the defective cell and recording of the replacement information can be executed even after the memory chip is accommodated within a package.例文帳に追加

また、冗長ファイルメモリには通常のメモリセルと同様に書き込みを行うことができるので、メモリチップがパッケージ内に収納された後であっても不良セルから冗長セルへの置換とその置換情報の記録を行うことができる。 - 特許庁

A power source generating section 150 generates an erasion potential for erasion operation for data stored in a memory cell, and generates variably a first potential given to the memory cell selected in read-out operation and a second potential given to the memory cell of non-selection.例文帳に追加

電源発生部１５０は、メモリセルに記憶された対する消去動作のための消去電位を生成し、読出動作において選択されたメモリセルに与える第１の電位および非選択のメモリセルに与える第２の電位を可変に生成する。 - 特許庁

This flash memory is provided with memory cell arrays MA, MB including a non-volatile memory cell, multi-level flag sections 15A, 15B, and a CPU 16 for control controlling write-in, read-out, and erasion of data for a memory cell array and a multi-level flag section.例文帳に追加

本発明の実施の形態によるフラッシュメモリは、不揮発性メモリセルを含むメモリセルアレイＭＡ、ＭＢと、多値フラグ部１５Ａ、１５Ｂと、メモリセルアレイおよび多値フラグ部に対するデータの書込み、読出し、消去を制御する制御用ＣＰＵ１６とを備える。 - 特許庁

A memory cell power control circuit 3 controls the power source (memory cell power VDDM1) of the memory cell 1 of a column selected when writing data to a voltage value lower than a VDD level decided by the voltage dividing ratio of P type MOS transistors QP6 and QP7.例文帳に追加

メモリセル電源制御回路３は、データの書き込み時に選択されるカラムのメモリセル１の電源（メモリセル電源ＶＤＤＭ１）を、Ｐ型ＭＯＳトランジスタＱＰ６とＱＰ７の分圧比で決定される、ＶＤＤレベルより低い電圧値に制御する。 - 特許庁

Cell-assembling sections 103, 104 assemble data sent from terminals 108, 109 at a constant rate into cells and a cell multiplexer section 101 transmits the assembled cells to a cell transmission route 1Z, while multiplexing the cells depending on transmission timing.例文帳に追加

各セル組立部１０３，１０４で、各端末機１０８，１０９から定量的に送出されるデータをセルに組み立て、この組み立てられたセルを、セル多重部１０１で、送出タイミングに応じて多重しながらセル伝送ルート１Ｚへ送出する。 - 特許庁

The semiconductor memory device is provided with: a memory cell array 1100 in which signal sampling data continuous in time is selectively inverted and stored in advance; and data inversion processing section 1300 for inverting and outputting one of the plurality of data based on the plurality of data read from the memory cell array over a plurality of continuous cycles in a predetermined address sequence.例文帳に追加

時間的に連続した信号のサンプリングデータが予め選択的に反転されて記憶されたメモリセルアレイ（１１００）と、所定のアドレスシーケンスにおける連続した複数のサイクルにわたって前記メモリセルアレイから読み出された複数のデータに基づき該複数のデータの何れかを反転して出力するデータ反転処理部（１３００）とを備える。 - 特許庁

In a test method for a semiconductor device in which measurement is performed for a plurality of cells varying measurement conditions and a plurality of measuring points deciding success or failure of the semiconductor device from obtained data of each cell are set, difference data of data of each cell between continuous measuring points of the plurality of measuring point are obtained, and the difference data are stored.例文帳に追加

複数のセルに対して測定条件を変えて測定を行ない、得られた各セルのデータから半導体装置の合否を判定する測定ポイントが複数設定されている半導体装置の試験方法において、前記複数の測定ポイントの連続した測定ポイント間の各セルのデータの差分データを求め、その差分データを保存する。 - 特許庁

A maximum cell assembling delay setting notice section 21 of the ATM cell transmitter 1 sets various cell assembling limit times to cells dynamically based on all data types and a channel number of each data type during communication and a packet delay fluctuation absorption section 22 of the ATM cell receiver 11 similarly sets dynamically an absorption amount of delay fluctuation in matching with number of channels or the data types during communication.例文帳に追加

ＡＴＭセル送信装置１で、最大セル化遅延量設定・通知部２１により、通信中の全データ種別および各データ種別のチャネル数を基に動的にセル化制限時間を変化させて設定すると、この設定に用いた情報に基づき、ＡＴＭセル受信装置１１も同様に、パケット遅延変動吸収部２２により、通信中のチャネル数あるいはデータ種別に見合った遅延変動の吸収量を動的に設定する構成とする。 - 特許庁

A main data line MDL_-Rl for read-out is formed on a memory cell array, a main data line MDL_-Aj for automatic write and erasure is formed in a region being apart from the memory cell array, and page read-out substance corresponding to dual work is realized using three layers metal wiring.例文帳に追加

メモリセルアレイ上に読み出し用の主データ線ＭＤＬ＿Ｒｌを形成し、メモリセルアレイから離れた領域にオート用の主データ線ＭＤＬ＿Ａｊを形成し、三層メタル配線を用いてデュアルワーク対応のページ読み出し品を実現した。 - 特許庁

To provide a method for robustly and surely converting the boundary data of an object into in-cell shape data in a cell complex where rectangular parallelepiped cells whose boundary planes are orthogonal are assembled without any clearance, and for reducing a computational load.例文帳に追加

対象物の境界データを境界平面が直交する直方体セルが隙間なく集合したセル複合体内のセル内形状データに、頑強かつ確実に変換することができ、計算負荷を軽減できる方法を提供する。 - 特許庁

In a write operation, the bit line precharge circuit 120 controls the potential of a low-data holding power supply of a memory cell corresponding to a selected bit line to be higher than that of a low-data holding power supply of a memory cell corresponding to an unselected bit line.例文帳に追加

そして、書き込み動作時に、ビット線プリチャージ回路１２０によって、選択されたビット線に対応したメモリセルのローデータ保持電源の電位を、非選択のビット線に対応したメモリセルのローデータ保持電源よりも高い電位に制御する。 - 特許庁

To provide a semiconductor memory device capable of testing whether data read out of a memory cell are correct and whether there is a deviation between the timing where the data are read out of the memory cell and outputted to the outside and the timing where a WAIT signal is canceled.例文帳に追加

メモリセルから読出されたデータが正しく、かつメモリセルからデータが読み出されて外部に出力されるタイミングとＷＡＩＴ信号が解除されるタイミングとの間にずれがないかのテストを可能とする半導体記憶装置を提供する。 - 特許庁

The drawing data with a corrected design pattern in each correction cell is produced based on the pattern area rate in the peripheral region around each correction cell and on the proximity correction data obtained for each pattern area rate (ST7, ST8).例文帳に追加

各補正セルを中心とした周辺領域内におけるパターン面積率と、前記パターン面積率毎に得た近接効果補正用データとに基づいて、当該補正セル毎に設計パターンを補正した描画データを作成する（ＳＴ７，ＳＴ８）。 - 特許庁

To provide a nonvolatile ferroelectric memory device in which multi- bit data is stored in one cell, cell layout area is reduced, and of which price competitiveness of a chip can be secured, and method for writing and reading multi-bit data using the device.例文帳に追加

一つのセルにマルチビットデータを格納して、セルレイアウト面積を減らして、チップの価格競争力を確保することができる不揮発性強誘電体メモリ装置及びそれを用いたマルチビットデータの書込み及び読出し方法を提供する。 - 特許庁

And the column selecting section 27 selects one memory cell column in a first mode, and connects a bit line BL or BL# connected to one selecting memory cell and reference data lines DLr0, DLr1 connected to the dummy memory cells to a data read-out circuit 60.例文帳に追加

列選択部２７は、第１のモードでは、１つのメモリセル列を選択して、１個の選択メモリセルと接続されたビット線ＢＬまたはＢＬ♯と、ダミーメモリセルと接続された参照データ線ＤＬｒ０，ＤＬｒ１をデータ読出回路６０と接続する。 - 特許庁

A first bit line pair BM, /BM for reading data from the desired memory cells of a memory cell array and a second bit line pair BS, /BS for writing data to the desired memory cells of another memory cell array are respectively formed in different layers via an interlayer insulation film 32.例文帳に追加

メモリセル列の任意のメモリセルよりデータを読み出す第１のビット線対ＢＭ，／ＢＭと、メモリセル列の他の任意のメモリセルにデータを書き込む第２のビット線対ＢＳ，／ＢＳとは、層間絶縁膜３２を介して、それぞれ異なる層に形成される。 - 特許庁

A computer 1 performs processing (S2) for adding dummy wiring 50-J to layout data 7 and processing (S4) for connecting dummy wiring 50-J to object wiring 40 between a cell 30-1 and a cell 30-2 as timing violation in the layout data 7.例文帳に追加

コンピュータ１は、レイアウトデータ７にダミー配線５０−Ｊを追加する処理（Ｓ２）と、レイアウトデータ７中でタイミング違反であるセル３０−１とセル３０−２間の対象配線４０にダミー配線５０−Ｊを接続する処理（Ｓ４）とを実行する。 - 特許庁

In an image forming system, the web data can be printed in consideration of page layout, even when directly printing the web data from the cell-phone, by performing image processing on the cell-phone side according to the image forming information of the image forming apparatus side.例文帳に追加

画像形成装置側の画像形成情報に応じて携帯電話側で画像処理を行うことにより、携帯電話からＷｅｂデータを直接印刷しようとした場合でも、ページレイアウトを考慮してＷｅｂデータを印画することが可能となる。 - 特許庁

An AAL1-SAR function block 12 divides data of a digital multiplex channel to generate an ATM cell and the ATM cell is reassembled into data of the digital multiplex line to conduct a wrap test of the AAL1-SAR function.例文帳に追加

ＡＡＬ１−ＳＡＲ機能ブロック（１２）によってデジタル多重回線のデータを分割してＡＴＭセルを生成し、そのＡＴＭセルをデジタル多重回線のデータに再び組み立てることでＡＡＬ１−ＳＡＲ機能の折り返し試験を行う。 - 特許庁

Thus, the input time of data to the FF circuits is delayed by embedding the delay cell 31 in the input stage and the output time of data to the FF circuit 30 for correction is delayed by embedding the delay cell 32 in the output stage.例文帳に追加

このように、入力段に遅延セル３１を内蔵させることにより、ＦＦ回路へのデータの入力時間を遅らせ、出力段に遅延セル３２を内蔵させることにより、修正用ＦＦ回路３０へのデータの出力時間を遅らせる。 - 特許庁

The maximum output band control section 10 discriminates whether or not an input queue with the received queue number violates the maximum output band and the control section 10 does not output data in the queue for the cell period in the case of violation but outputs the data for a succeeding cell period.例文帳に追加

最大出力帯域制御部１０は入力されたキュー番号のキューが最大出力帯域違反か否かを判定し、違反の場合はそのキュー内のデータをそのセル周期では出力せず、その次のセル周期で出力する。 - 特許庁

During data reading, the source line potential of the selected row is changed, a differential potential is generated in the pair of a selected bit line (BLa) with which the selected memory cell is connected and a reference bit line (BLb) with which the dummy cell is connected, and the differential potential is detected to read data.例文帳に追加

データ読出時、選択列のソース線電位を変化させ、選択メモリセルが接続する選択ビット線（ＢＬａ）およびダミーセルが接続するリファレンスビット線（ＢＬｂ）の対に差動電位が生じ、この差動電位を検出してデータ読出を行なう。 - 特許庁

The ATM switch 10 reserves the frequency band according to the information of the transmission rate in the OAM cell at the head of a series of data sent from the server to the client and releases the frequency band according to the information of the transmission rate of the OAM cell placed at the tail end of the data.例文帳に追加

ＡＴＭスイッチは、サーバからクライアントに向かう一連のデータの先頭ＯＡＭセルの送信レートの情報にしたがって帯域を確保し、また、最後尾ＯＡＭセルの送信レートの情報にしたがって帯域を解放する。 - 特許庁

Also, it is updated to a threshold value being nearest to an intermediate value of a threshold value read out without a read error in a state in which data is written in the cell and a threshold value read out without a read error in a state in which data of the cell is erased out of a plurality of threshold values.例文帳に追加

また、複数の閾値のうち、前記セルにデータを書き込んだ状態で読出しエラーが無く読み出せた閾値と前記セルのデータを消去した状態で読出しエラーが無く読み出せた閾値の中間値に最も近い閾値に更新する。 - 特許庁

A comparing circuit 40 judges the existence or absence of a defective cell in a memory cell array 10 by comparing data read from an I/O bus with data previously decided and outputs the judged result as a judgement signal 4.例文帳に追加

比較回路４０は、Ｉ／Ｏバスから読み出されたデータが予め定められたデータと同じであるかどうかを比較することによりメモリセルアレイ１０中の不良セルの有無の判定を行いその判定結果を判定信号４として出力する。 - 特許庁