「cell data」に関連した英語例文の一覧と使い方(34ページ目) - Weblio英語例文検索

This semiconductor memory has plural main data lines connected between a block sense amplifier array for transmitting data and a data output buffer, and takes plural cell data read out from plural memory cells in advance corresponding to one input/output port.例文帳に追加

本発明は、データ伝送のためブロックセンスアンプアレイとデータ出力バッファとの間に連結された複数のメインデータラインを持ち、一つの入出力ポートに対応して複数のメモリセルからリーとされた複数個のセルデータを先取る半導体メモリ装置に関する。 - 特許庁

When receiving the data abnormality signal, a controller 103 controls a signal path of a switch main body 102, and disconnects the signal path of the data processor which transmits the abnormal amount of data from the other data processors to connect it to an ATM cell monitor device 401.例文帳に追加

制御部１０３は、データ量異常信号を受信すると、スイッチ本体部１０２の信号パスを制御し、送信するデータ量が異常なデータ処理装置の信号パスを他のデータ処理装置から切り離し、ＡＴＭセルモニタ装置４０１に接続する。 - 特許庁

For the mail text separated from the animation data, the mail server 4 creates mail text with the addition of information about where to access the animation data with sound and information about where to access only the voice data or the animation data, and sends this mail text to a cell phone B1-2.例文帳に追加

メールサーバ４は音声付き動画データを分離したメール本文に対し、音声付き動画データへのアクセス先情報と、音声データまたは動画データのみへのアクセス先情報とを追記したメール本文を作成し、携帯電話機Ｂ１−２に送信する。 - 特許庁

The nonvolatile semiconductor memory device includes: a cell unit including first and second selection transistors and a memory strings provided between the first and second selection transistors and composed of a plurality of serially connected electrically rewritable memory cells operative to store effective data; and a data writing means operative to write data into the memory cell.例文帳に追加

第１及び第２の選択ゲートトランジスタ、並びに前記第１及び第２の選択ゲートトランジスタ間に設けられ電気的に書き換え可能で実効的なデータを記憶する複数のメモリセルが直列接続されたメモリストリングスからなるセルユニットと、前記メモリセルにデータの書き込みを行うデータ書き込み手段とを備える。 - 特許庁

To enhance a data processing unit in cost and configuration, the data processing unit including a cell device of a configurable element and a configuration data transmission unit, and the transmission unit being accomplished as another fixedly implemented function unit used as a load logic circuit/configuration internal cell/configuration signal source.例文帳に追加

データ処理ユニットがコンフィギュレーション化可能エレメントのセル装置、コンフィギュレーションデータ送信ユニットを有し、該送信ユニットはロードロジック回路／コンフィギュレーション内部セル／コンフィギュレーション信号源として用いられる別の固定的にインプリメントされた機能ユニットとして実現されている形式のデータ処理ユニットをコスト、構成面で改良する。 - 特許庁

The foggy writing processing does not shift the third threshold voltage distribution to a memory cell which becomes finally first data, and otherwise shifts the first or third threshold voltage distribution in a positive direction to a memory cell which becomes finally second data different from the first data, thereby generating a plurality of fourth threshold voltage distributions.例文帳に追加

フォギー書込み処理は、最終的に第１のデータとなるメモリセルには第３閾値電圧分布を移動させず且つ最終的に第１のデータと異なる第２のデータとなるメモリセルには第１閾値電圧分布又は第３閾値電圧分布を正方向に移動させることにより複数の第４閾値電圧分布を生成する。 - 特許庁

By this procedure, a data holding period of a memory cell in the CHK_AR becomes shorter as compared with that of the memory cell in the NML_AR, therefore, by determinating the existence of inversion of storage data of the CHK_AR by a determination circuit JGE, the countermeasure for error can be carried out before the storage data of the NML_AR are inverted to become an error.例文帳に追加

これにより、ＣＨＫ＿ＡＲのメモリセルのデータ保持時間がＮＭＬ＿ＡＲのメモリセルに比べて短くなるため、ＣＨＫ＿ＡＲの記憶データの反転有無を判定回路ＪＧＥにより判定することで、ＮＭＬ＿ＡＲの記憶データが反転してエラーとなる前にそのエラー対策を行うことが可能となる。 - 特許庁

In the ferroelectric memory device, an operation process to execute any one of data read, data rewrite, or data write is repeatedly performed to at least one selected cell 18a of a plurality of ferroelectric memory cell 18 formed at each intersection point of a plurality of word lines 14 and a plurality of bit lines 16.例文帳に追加

強誘電体記憶装置では、複数のワード線１４及び複数のビット線１６の各交点に形成される複数の強誘電体メモリセル１８の少なくとも一つの選択セル１８ａに対して、データ読み出し、データ再書き込み及びデータ書き込みのいずれか一つを実施する動作工程が繰り返し行われる。 - 特許庁

This knowledge information management system 1 is provided with: a data storage part 3 storing path data for specifying whole knowledge information formed by arrangement of three or more pieces of element knowledge information by arrangement of three or more cell identifiers, and evaluation data showing evaluation to the whole knowledge information specified by the path data; and a data management part 2 managing the data storage part 3.例文帳に追加

３以上の前記要素知識情報の並びからなる全体知識情報を、３以上の前記セル識別子の並びにより特定するパスデータと、前記パスデータで特定される全体知識情報に対しての評価を示す評価データとを格納しているデータ格納部３と、前記データ格納部３を管理するデータ管理部２と、を設けるようにした。 - 特許庁

When generating a data file expressing the ROM module up to a logic level while using a hardware description language, the information of bit data stored in the memory cell of the ROM module is stored in a file different from the data file of the module and in the form referring to the subordinate data file recorded with these bit data, the data file of the ROM module is generated.例文帳に追加

ＲＯＭモジュールをハードウェア記述言語を用いて論理レベルまで表したデータファイルを生成する際に、ＲＯＭモジュールの記憶セルに記憶されるビットデータの情報をモジュールのデータファイルとは別のファイルに格納し、このビットデータが記録された副データファイルを参照する形式でＲＯＭモジュールのデータファイルを生成する。 - 特許庁

The semiconductor memory comprises a memory cell 10 having a data storage unit 20 for storing data, and a transfer gate unit having a first conductive MOSFT 12 for writing and reading data in and from the data storage unit, and an electric potential is applied in accordance with data which is stored in the data storage unit as board bias of the MOSFET.例文帳に追加

データが記憶されるデータ記憶部２０と、データをデータ記憶部に書込むためおよびデータ記憶部からデータを読出すための、第１導電型のＭＯＳＦＥＴ１２を有するトランスファゲート部とを有するメモリセル１０を備え、ＭＯＳＦＥＴの基板バイアスとしてデータ記憶部に記憶されたデータに応じた電位が印加されているように構成されている。 - 特許庁

At the time of writing, a data size detection circuit 7 detects the size of compressed data inputted from the external based on compression information added to compressed data and indicating the size of compressed data, a data I/O circuit 6 and an instruction decoder 5 are driven only for a period necessary for writing operation to write the compressed data in a memory cell array 2.例文帳に追加

データサイズ検出回路７は書込み時に圧縮データに付加されかつ圧縮後のデータの大きさを示す圧縮情報を基に外部から入力される圧縮データの大きさを検出し、書込み動作に必要な期間だけデータ入出力回路６及び命令デコーダ５を動作させてメモリセルアレイ２に圧縮データを書込む。 - 特許庁

To provide a nonvolatile semiconductor memory having configuration enabling a leakage defect of a memory cell to be detected regardless of a data value of the memory cell, and to provide a method for detecting the leakage defect of the nonvolatile semiconductor memory.例文帳に追加

メモリセルのデータ値の如何にかかわらずメモリセルのリーク不良を検出することができるような構成の不揮発性半導体メモリ及びそのリーク不良検出方法を提供する。 - 特許庁

The gate of the memory cell transistor MT0 is connected to a cell control line CGL, the drain is connected to a bit line BL0 which is a data reading line, and the source is connected to the drain of the select transistor ST0.例文帳に追加

メモリセルトランジスタＭＴ０のゲートはセル制御線ＣＧＬと接続され、ドレインはデータ読み出し線であるビット線ＢＬ０と接続され、ソースは選択トランジスタＳＴ０のドレインと接続されている。 - 特許庁

Besides, the potential of the data read terminal is made higher than a grounded substrate potential, the threshold value of the memory cell MS1 is increased by generating a substrate bias effect, and power consumption is reduced by decreasing the cell current.例文帳に追加

また、接地された基板電位よりデータ読み出し端子の方が高くなり、基板バイアス効果が生じてメモリセルＭＳ１の閾値が上昇し、セル電流が減少して消費電力が低減される。 - 特許庁

A memory cell can be made a different threshold voltage state conforming to different electric charges exchange capability of memory cells by erasing a whole plane of a memory cell, and initial data desired to restore can be read out.例文帳に追加

メモリセルへの全面消去を行うことにより、メモリセルの異なる電荷交換能力に従って、異なる閾値電圧状態にすることができ、復活させたい初期データの読み出しが可能になる。 - 特許庁

To provide a method for reading data when the arrangement of a constituent cell group of a 1D color bit code is partially disordered or even if it is difficult to provide a cut-out Qz around the constituent cell group.例文帳に追加

１Ｄカラービットコードの構成セル群の配列が一部乱れている場合や、構成セル群の周囲に切り出し用のＱｚを設けにくい場合でも、データを読み取れる方法を提供する。 - 特許庁

A function processing part 41 of a chart preparation device 1 returns data acquired based on the instruction content of functions input to a cell C on a work sheet A of spreadsheet software(add-in section 142a) to the cell C.例文帳に追加

図表作成装置１の関数処理部４１は、表計算ソフト（アドイン部１４２ａ）のワークシートＡ上のセルＣに入力された関数の命令内容に基づいて得たデータをセルＣに返す。 - 特許庁

In a memory cell, a pre-sense amplifier having capacitor accumulating electric charges in accordance with logic of data generates read-out voltage in accordance with electric charge amount read out from each memory cell in response to access request.例文帳に追加

メモリセルは、データの論理に応じた電荷を蓄積するキャパシタを有するプリセンスアンプは、アクセス要求に応答して各メモリセルから読み出される電荷量に応じて読み出し電圧を生成する。 - 特許庁

In the semiconductor storage device, sense amplifiers SA1-SAn, a switch part YSW4, and an input/output control circuit IOC are activated for a test cell to read data out of the test cell first (process 1).例文帳に追加

本発明の半導体記憶装置では、（処理１）まず、テストセルに対してセンスアンプＳＡ１〜ＳＡｎとスイッチ部ＹＳＷ４と入出力制御回路ＩＯＣとを活性化させて、テストセルからデータを読み出す。 - 特許庁

To reduce power consumption by reducing the total amount of a writing current supplied to a bit line to magnetize a magnetic layer of a memory cell in a desired magnetizing direction when data is written in the memory cell.例文帳に追加

メモリセルにデータを書き込む際に、メモリセルの磁性層を所望の磁化方向に磁化させるようにビット線に流す書き込み電流の総量を低減し、もって消費電力を低減することができる。 - 特許庁

Then, the motion period determination unit 220 determines an actual working period when the myocardium cell sheet 500 actually works by the pulsation based on T frame difference data, and a standstill period when the myocardium cell sheet 500 stands still.例文帳に追加

次に運動周期判定部２２０は、Ｔ個のフレーム差分データに基づいて心筋細胞シート５００が拍動により実際に動いている実動期間と、静止している静止期間とを判定する。 - 特許庁

A DRAM 1, which is the semiconductor storage device where data is read by comparing the potential of a memory cell with the reference potential of a reference cell, is provided with capacitors 22 and 32 and capacitors 82 and 92.例文帳に追加

ＤＲＡＭ１は、メモリセルの電位とリファレンスセルの参照電位との比較によりデータの読出しが行われる半導体記憶装置であって、キャパシタ２２，３２、およびキャパシタ８２，９２を備えている。 - 特許庁

To provide a memory capable of suppressing the loss of data due to disturbance by suppressing the accumulation of the disturbance in a memory cell included in a memory cell block to which an access operation is intensively performed.例文帳に追加

アクセス動作が集中的に行われたメモリセルブロックに含まれるメモリセルにディスターブが累積するのを抑制することにより、ディスターブによるデータの消失を抑制することが可能なメモリを提供する。 - 特許庁

A flash memory 10 executes a memory cell check and data replacement processing to a redundant cell as the background operation of the normal operation, according to internal addresses formed independently from external addresses.例文帳に追加

フラッシュ・メモリ装置１０は、通常動作のバックグランド動作として、外部アドレスと独立して生成された内部アドレスに従って、メモリ・セル・チェック及び冗長セルへのデータ置換処理を実行する。 - 特許庁

A target cell amplitude information addition processing section 105 divides target data in a selection range inputted from the outside into cells consisting of distance resolution and azimuth resolution, and adds an amplitude value for each cell.例文帳に追加

目標セル振幅情報付加処理部１０５は、外部入力された選択範囲内の目標データを距離分解能と方位分解能からなるセルに分割し、セル毎に振幅値を付加する。 - 特許庁

A CAM cell comprises a pair of SRAM cell, each of them comprises a pair of intersection-coupled inverter for storing data values and a pair of access device for accessing a pair of complementary bit line.例文帳に追加

ＣＡＭセルは１対のＳＲＡＭセルを含み、これらは各々、データ値を記憶するための１対の交差結合されたインバータと、相補ビット線対にアクセスするための１対のアクセスデバイスとを含む。 - 特許庁

To reduce the ON resistance of a selection transistor of a memory cell without increasing the area of the whole memory array and to attain the accelerating and stabilizing operation for reading the data stored in the memory cell.例文帳に追加

メモリアレイ全体の面積増加を伴うことなくメモリセルの選択トランジスタのオン抵抗を下げることを可能とし、メモリセルの記憶データの読み出し動作の高速化及び安定動作を可能とする。 - 特許庁

The temperature sensor 150 detects the temperature (T) of the memory device 150, uses the data from the temperature sensor 150 and the reference memory cell 160 and updates writing current (Ix_PA, Iy_PA, Ix_AP, Iy_AP, Ix and Iy) used to program the array 100 of the memory cell 130.例文帳に追加

温度センサ(150)は、メモリデバイス(50)の温度(T)を検出し、温度センサ(150)及び基準メモリセル(160)からのデータを用いて、メモリセル(130)のアレイ(100)をプログラムするために使用される書き込み電流（Ix_PA、Iy_PA, Ix_AP, Iy_AP, Ix, Iy)を更新する。 - 特許庁

In addition to a first sense amplifier 10 which is used for reading data stored in a memory cell transistor MC, a second and third sense amplifiers 20 and 30 are provided to check a condition of a cell current Ic in detail.例文帳に追加

メモリセルトランジスタＭＣに記憶されたデータの読み出しに用いる第１のセンスアンプ１０に加え、セル電流Icの状態を詳しく調べるために、第２，第３のセンスアンプ２０，３０を設ける。 - 特許庁

To provide a non-volatile semiconductor storage device capable of fast accessing when reading/writing while avoiding the program in a selected cell or the data in the cell which is not selected at erasing from disturbed.例文帳に追加

選択セルでのプログラム又は消去時に非選択セクタのセルにてデータがディスターブされることを回避しながら、読み出し・書き込み時に高速アクセス可能な不揮発性半導体記憶装置を提供する。 - 特許庁

A DRAM 121 in which a semiconductor integrated circuit is incorporated in a chip is provided with a redundant memory cell array 123 for monitoring a refresh-time other than a regular memory cell array 122 storing actual data.例文帳に追加

半導体集積回路がチップ内に内蔵するＤＲＡＭ１２１に、実際のデータをストアする正規メモリセルアレイ１２２以外にリフレッシュ時間をモニタするための冗長メモリセルアレイ１２３を設ける。 - 特許庁

In the DDR-SDRAM, read-out from the memory cell by read-operation is performed synchronizing with the system clock CLK, writing in the memory cell by write-operation is performed based on the data strobe signal DQS.例文帳に追加

ＤＤＲ−ＳＤＲＡＭは、リード動作によるメモリセルからの読出しがシステムクロックＣＬＫに同期して実行し、ライト動作によるメモリセルへの書込みがデータストローブ信号ＤＱＳに基づいて実行する。 - 特許庁

The data storage circuit includes at least one static latch circuit and a plurality of dynamic latch circuits when setting 2^k threshold voltage (k is a natural number equal to 3 or more) in each memory cell in the memory cell array.例文帳に追加

データ記憶回路は、メモリセルアレイ内の各メモリセルに２^ｋ個（ｋは３以上の自然数）の閾値電圧を設定する場合、少なくとも１つのスタティックラッチ回路と、複数のダイナミックラッチ回路を有している。 - 特許庁

In a semiconductor memory device introducing a virtual ground system, when data is read in the serial read system from a selected memory cell MC1, the source line VSL1 of the selected memory cell is set to the ground level.例文帳に追加

仮想グランド方式を採用した半導体記憶装置において、選択されたメモリセルＭＣ１からシリアルリードでデータを読み出す時、選択されたメモリセルのソース線ＶＳＬ１がグランドレベルになる。 - 特許庁

A semiconductor storage device comprises a memory cell array provided on a semiconductor substrate and including a plurality of memory cells storing data, and a peripheral circuit part provided on the semiconductor substrate and controlling the memory cell array.例文帳に追加

半導体記憶装置は、半導体基板上に設けられデータを記憶する複数のメモリセルを含むメモリセルアレイと、半導体基板上に設けられメモリセルアレイを制御する周辺回路部とを備えている。 - 特許庁

To provide a mapping system, a mapping method and a mapping program for efficiently associating an input cell and a storage cell even when data are input in a plurality of places.例文帳に追加

複数の場所においてデータ入力が行われる場合でも、入力セルと格納セルとの効率的な対応付け作業を可能にするマッピングシステム、マッピング方法、及びマッピングプログラムを提供する。 - 特許庁

A processed result generated by executing statistical processing and the like for the first cell group is made to correspond as related information of the data registered in the first cell group, and displayed.例文帳に追加

更に、第１のセル群に対して統計処理等を行うことによって発生した処理結果を、第１のセル群に登録されたデータの関連情報として対応づけてセルに登録し、表示する。 - 特許庁

The concentrator/multiplexer comprises a cell buffer 14 for holding a specified data volume of input signal to an ATM processing section 9 sequentially and holding operation of the cell buffer 14 is stopped based on the occurrence of an abnormality.例文帳に追加

ＡＴＭ処理部９への入力信号を逐次、所定データ量保持するセルバッファ１４を備えて構成し、異常の発生に基づいて前記セルバッファ１４の保持動作を停止する。 - 特許庁

To properly process defective address data in the processes after wafer test has been completed during a nonvolatile memory production when a defective cell that is newly detected or discovered is to be replaced by a redundancy cell.例文帳に追加

不揮発性メモリの製造に際して、ウェハテスト終了後の後工程において、新たに検出あるいは判明した不良セルをリダンダンシセルに置き換える場合の不良アドレスデータの処理の適正化を図る。 - 特許庁

The imaged image data are preserved in an image storage device 10, and a pattern edge and a cell boundary in the lateral direction and in the longitudinal direction are discriminated and demarcated into each individual cell by an image processing device 11.例文帳に追加

撮像された画像データを画像記憶装置１０に保存し、画像処理装置１１によりパターンエッジ、横方向及び縦方向のセル境界を識別して、１個ずつのセルに切り分ける。 - 特許庁

The method includes the step of detecting a cell current flowing through the resistive memory cell, the step of setting the control value depending on the detected cell current, and the step of providing information associated with the control value as memory data.例文帳に追加

本方法は、上記抵抗メモリセルに流れるセル電流を検出する工程と、検出された当該セル電流に依存して上記制御値を設定する工程と、上記制御値に関連付けられた情報をメモリデータとして供給する工程とを含んでいる。 - 特許庁

To reduce, in a ferroelectric storage device with a reference cell, when one reference cell corresponds to two or more normal cells, deterioration of a rewrite frequency characteristic of data of the corresponding reference cell, even if reading or writing of those normal cells is repeated.例文帳に追加

リファレンスセルを有する強誘電体記憶装置において、１個のリファレンスセルと複数個のノーマルセルとが対応する場合に、それ等ノーマルセルの書き込み又は読み出しが繰り返されても、対応するリファレンスセルのデータの書き換え回数特性の劣化を低減する。 - 特許庁

After the second time, cell information monitored by a determination section 37 is compared with data stored in the storage 34, it is determined whether the cell information matches manner mode setting conditions, and transition is made to the manner mode automatically when it is determined that the cell information matches the conditions.例文帳に追加

２回目からは判定部３７においてモニタしているセル情報を記憶部３４に保存されているデータと比較し、マナーモード設定条件にマッチしているかどうかを判定し、条件にマッチしていると判定された場合、自動的にマナーモードに移行させる。 - 特許庁

A DRAM 1 is a semiconductor memory device in which read-out of data is performed by comparison of a potential of a memory cell and a reference potential of a reference cell, and the device is provided with capacitors 22, 32 and capacitors 82, 92, and a potential line 18 supplying the reference potential to the reference cell.例文帳に追加

ＤＲＡＭ１は、メモリセルの電位とリファレンスセルの参照電位との比較によりデータの読出しが行われる半導体記憶装置であって、キャパシタ２２、３２、およびキャパシタ８２、９２、リファレンスセルに参照電位を供給する電位線１８を備えている。 - 特許庁