| 例文 |
cell dataの部分一致の例文一覧と使い方
該当件数 : 3555件
To immediately correspond to the communication situation change of each connection and to notify a data cell transmitting side of the information of an allowable transmission band that is fair to each connection.例文帳に追加
各コネクションの通信状況変化に即時に対応し、データセルの送信側に、各コネクションにフェアである許容伝送帯域の情報を通知する。 - 特許庁
To reduce a user's loading accompanying with a character pattern correction work without causing any double exposure by automatically extracting character patterns from pattern data of a graphic cell.例文帳に追加
図形セルのパターン・データから自動的にキャラクタ・パターンを抽出し、二重露光を招くことなく、キャラクタ・パターン修正作業に伴うユーザの負荷を軽減する。 - 特許庁
To provide a memory cell in which the destruction of memory data by electrical influence from bit lines can be made hard to occur, and and a semiconductor memory apparatus using this.例文帳に追加
ビット線からの電気的影響による記憶データの破壊を起こし難くすることができるメモリセルと、これを用いた半導体記憶装置を提供する。 - 特許庁
To provide a memory array circuit which corresponds to a nonvolatile memory device for storing two-bit data in one memory cell, and can perform high speed reading operation.例文帳に追加
1メモリセルで2ビットのデータを記憶する不揮発性のメモリ素子に対応し、かつ高速な読み出し動作が可能なメモリアレイ回路を提供する。 - 特許庁
The controller 70 of this fuel cell system stores correlative data showing the correlation of pulsation of a circulation pump 42 and gas density on the fuel electrode side in advance.例文帳に追加
燃料電池システム1のコントローラ70は、循環ポンプ42の脈動と燃料極側のガス密度との相関を示す相関データを予め記憶している。 - 特許庁
A SSA 30 outputs data of a memory cell and a reference level of 0x/1x on a sub-bit line to main bit lines GBLN0, GBLT0.例文帳に追加
SSA30はメモリセルのデータ,副ビット線BLTx0上の0x/1xのリファレンスレベルを主ビット線GBLN0,GBLT0に出力する。 - 特許庁
A bit line driver and a common line driver which drive the bit line and the common line upon a write of data, respectively are disposed opposing to both sides of the memory cell array.例文帳に追加
データ書込時にビット線およびコモン線をそれぞれ駆動するビット線ドライバおよびコモン線ドライバを、メモリセルアレイの両側に対向して配置する。 - 特許庁
To provide a semiconductor test device which can store address data of a defective memory cell and which is inexpensive, a method for testing a semiconductor, and a method for manufacturing a semiconductor device.例文帳に追加
不良メモリセルのアドレスデータを記憶可能で、且つ安価な半導体試験装置、半導体試験方法、および半導体装置の製造方法を提供する。 - 特許庁
To begin with, a power demand data (refer to a "running mean value" in the figure) showing a power demand of loads connected with the fuel cell is acquired one by one.例文帳に追加
まず、燃料電池に接続されている負荷の電力需要を示す電力需要データ(図中の「移動平均値」を参照)を逐次取得する。 - 特許庁
To prevent the deterioration of the yield of a DRAM due to the failure of a memory cell, caused by the variation of the data holding characteristic of the capacitor, after the test upon the completion of the DRAM wafer.例文帳に追加
DRAMのウエハ完成時の試験後に、キャパシタのデータ保持特性の変動に起因するメモリセルの不良によるDRAMの歩留まり低下を防止する。 - 特許庁
Thereby, read-out operation of data of which operation frequencies are most as operation of a NAND cell type EEPROM 11a can be performed with low power source voltage.例文帳に追加
これにより、NANDセル型EEPROM11aの動作として最も多い、データの読み出し動作を低い電源電圧で実行できる。 - 特許庁
To provide a semiconductor memory device in which read and write operation can be performed by access of only one time, even when data of bit width toward a memory cell array are read and writen from an address on a middle way.例文帳に追加
途中のアドレスからメモリセルアレイの行方向のビット幅分のデータを読み書きする場合でも、1回のアクセスでよい半導体記憶装置を得る。 - 特許庁
Dendritic projections corresponding to specified frequency components in the cell image are extracted by processing the intermediate data by an analysis processing part 27.例文帳に追加
そしてこの中間データを分析処理部27で処理することにより、細胞画像中の特定周波数成分に対応した樹状突起を抽出する。 - 特許庁
To provide a semiconductor memory in which a delay time caused when data is transmitted between a memory cell and an input/output pad can be shortened.例文帳に追加
メモリセルと入出力パッドとの間でデータを伝送する際に発生する遅延時間を小さくすることができる半導体メモリを提供する。 - 特許庁
For example, writing to the phase change memory is carried out not by overwriting data, but by erasing an object memory cell temporarily and then performing the program operation.例文帳に追加
例えば、相変化メモリへの書き込みは、データの上書きを行うのではなく、一旦、対象となるメモリセルを消去状態とした後、プログラムを行う。 - 特許庁
To provide a table data processor capable of adding/deleting a table cell with much easier operation.例文帳に追加
本発明の課題は、より簡単な操作によって、表セルを追加・削除することを可能とする表データ処理装置、及び記憶媒体を提供することである。 - 特許庁
In two memory blocks of memory blocks MB0-MBm, word lines are each driven to a selected state, and memory cell data is latched by a corresponding sense amplifier band.例文帳に追加
メモリブロックMB0−MBmのうちの2つのメモリブロックにおいてそれぞれワード線を選択状態に駆動し、対応のセンスアンプ帯によりメモリセルデータをラッチする。 - 特許庁
To provide an MRAM memory cell which reduces the influence of variations in characteristics of MTJ elements, and stably writes and reads data.例文帳に追加
MTJ素子の特性のバラツキによる影響を抑制し、データの書き込み及び読み出しを安定して行うことができるMRAMメモリセルを提供すること。 - 特許庁
Each of the solar cell panels 1 transmits the identification information and state information indicative of its operational state via the data logger 3 to the centralized management device 4.例文帳に追加
各太陽電池パネル1は、識別情報と動作状態を示す状態情報とをデータロガー3を介して集中管理装置4に送信する。 - 特許庁
The dummy memory cell in which the dummy access transistor ATRd is turned on is activated, and electrically coupled between a data bus/DB and a ground voltage VSS.例文帳に追加
ダミーアクセストランジスタATRdがオンされたダミーメモリセルは、活性化されて、データバス/DBおよび接地電圧VSSの間に電気的に結合される。 - 特許庁
A twin cell (TW1, TW2) comprises memory cells (MCA1, MCA2, MCB1, MCB2) which store complementary tune data and two twin cells store the same tune information.例文帳に追加
ツインセル(TW1、TW2)は、互いに相補なチューンデータを格納するメモリセル(MCA1,MCA2,MCB1,MCB2)で構成され、2つのツインセルが同一チューン情報を格納する。 - 特許庁
This design method for a semiconductor integrated circuit includes steps of: (A) creating a delay library for statistical STA; (B) creating layout data; and (C) calculating the delay value of an object cell.例文帳に追加
(A)統計STA用の遅延ライブラリを作成するステップと、(B)レイアウトデータを作成するステップと、(C)対象セルの遅延値を算出するステップとを有する。 - 特許庁
Next, a row line is made high voltage, a data input circuit is made high voltage, and electrons are injected to the floating gate of a cell selected by a row line, column line 5.例文帳に追加
次に、行線を高電圧、データ入力回路を高電圧にし、行線、列線5により選択されたセルの浮遊ゲートへの電子の注入を行なう。 - 特許庁
A voltage generation circuit generates the same voltage as voltage supplied to a row line of a memory cell MC selected in reading data.例文帳に追加
電圧生成回路は、閾値電圧のベリファイ時に、データの読み出し時に選択されたメモリセルMCの行線に供給される電圧と同一の電圧を生成する。 - 特許庁
Total length of a data bus can be reduced by contriving the arrangement of a memory cell array arranged around a central region CEN of chips.例文帳に追加
チップの中央領域CENの周囲に配置されるメモリアレイの配置を工夫することによりデータバスの総延長を低減させることができる。 - 特許庁
To provide a simple and low cost flashing device and an optical data recording circuit operating with efficiency and reliability, for a camera using a single battery cell.例文帳に追加
単一電池セルを用いるカメラで、単純で、低コストなフラッシュ装置及び、効率的に且つ信頼性を持って動作する、光データ記録回路を提供する。 - 特許庁
More severe operation conditions are made by reducing potential difference between bit lines by operating a voltage superimposing circuit when data is read out from the memory cell.例文帳に追加
メモリセルからデータを読み出す際に該電圧重畳回路を作動させることによりビット線間電位差を低下させより厳しい動作条件を作り出す。 - 特許庁
Next, a second area to which data from the Web site are outputted is dragged and dropped so as to associate it with a second cell of the screen like the spreadsheet.例文帳に追加
次に、Webサイトからのデータを出力するような第2の領域が、そのスプレッドシート的な画面の第2のセルに関連付けるためにドラッグ&ドロップされる。 - 特許庁
To provide a battery voltage detector capable of rapidly detecting cell voltage and transmitting data to a host control device in a short time.例文帳に追加
セル電圧を速やかに検出し、且つ上位の制御装置に短時間でデータを送信することができる電池電圧検出装置を提供する。 - 特許庁
To optimize the internal data readout timing by varying the electric potential of a dummy bit line at a high speed, independently of the structure of a memory cell array, in a semiconductor storage device.例文帳に追加
半導体記憶装置において、メモリセルアレイ構成にかかわらず、高速でダミービット線の電位を変化させて、内部データ読出タイミングを最適化する。 - 特許庁
The RL maximum data rate per AT is adjusted to reduce the loading in a designated area and result in rate shaping of the cell and/or sector.例文帳に追加
AT当たりのRL最大データレートは、指定されたエリアにおける負荷を低減するように調節され、セルおよび/またはセクタのレート形成を生じる。 - 特許庁
Also, a plurality of power source voltages required for writing multi-level data in a memory cell are realized by surface breakdown phenomenon of MOS transistors M2, M4.例文帳に追加
また、多値のデータをメモリセルに書き込むときに必要な複数の電源電圧をMOSトランジスタM2、M4の表面ブレークダウン現象によって実現する。 - 特許庁
To provide a storage device for correctly performing in a short time verification operation for detecting a memory cell whose data retention time is less than a predetermined period.例文帳に追加
データの保持時間が所定の長さに満たないメモリセルを検出するための検証動作を、短時間にて正確に行うことができる記憶装置の提供。 - 特許庁
A cell coordinate detection part 14 extracts a ruled line from the image data of a table format document stored in an image memory 12 and finds out the coordinate positions of respective cells.例文帳に追加
セル座標検出部14は画像メモリ12に読み込んだ表形式文書の画像データから罫線を抽出して、それぞれのセルの座標位置を求める。 - 特許庁
At the time, a polarity memory cell 11 stores polarity information indicating whether stored data has a logical value being inverse to the original logical value or not.例文帳に追加
この際、極性メモリセル11が、メモリセル10の記憶データが本来の論理値とは逆の論理値を有するか否かを示す極性情報を記憶する。 - 特許庁
To make the mobile set small in high speed data communication in the cell configuration method in a mobile communication system, the radio access system and the mobile set.例文帳に追加
移動通信システムにおけるセル構成法、無線アクセス方式及び移動機において、高速データ通信における移動機の小型化を図ることを目的とする。 - 特許庁
Data are read for the read circuit 32 with a plurality of memory cell units using the same bit line side select gate lines SGD<0> to SGD<3> in common as one unit for reading.例文帳に追加
同じビット線側セレクトゲート線SGD<0>〜SGD<3>を共通に用いている複数のメモリセルユニットを、1つの読み出し単位として、読み出し回路32にデータを読み出す。 - 特許庁
Thereby, high voltage of 15 volt is applied to a control gate of a specified cell of the flash memory 1 by a frequency division time, sure data erasing can be realized.例文帳に追加
これより、フラッシュメモリ1の指定セルのコントロールゲートに対し15ボルトの高電圧が分周時間だけ印加され、確実なデータ消去を実現できる。 - 特許庁
A correlator 52 makes a correlation calculation for the data by using a specified spread code specified with cell information to generate a delay profile.例文帳に追加
コリレータ部52ではそのデータに対してセル情報から指定された特定の拡散符号を用いて相関計算を行い、ディレイプロファイルを作成する。 - 特許庁
These optical signal and liquid or gas are sent to a data receiving part 13 and a fuel cell 12 respectively through a second adapter 14a.例文帳に追加
それから光信号と液体もしくは気体は、第2のアダプター14aを介してデータ受信部13と燃料電池12とにそれぞれ送られる。 - 特許庁
To provide a semiconductor device with a cell transistor reduced in off-leak current and having favorable data writing characteristics, and to provide a method of manufacturing the same.例文帳に追加
オフリーク電流が少なく、且つ良好なデータ書き込み特性を有するセルトランジスタを備えた半導体装置およびその製造方を提供する。 - 特許庁
To provide a semiconductor integrated circuit device capable of correctly executing error correction even when data is read from the memory cell of an initial state.例文帳に追加
初期状態のメモリセルからデータを読み出しても、誤り訂正を正しく実行することが可能な半導体集積回路装置を提供すること。 - 特許庁
In the semiconductor memory device 100, when data is written in a memory cell 3, a first switch circuit 8 is turned ON while a second switch circuit 9 is turned OFF.例文帳に追加
半導体記憶装置100は、メモリセル3にデータを書き込む場合は、第1のスイッチ回路8がオンするとともに第2のスイッチ回路9がオフする。 - 特許庁
A cell and a parity bit sent through a data bus 12a are fed to a horizontal parity arithmetic section 50 via an input section 26, where a horizontal parity bit is calculated.例文帳に追加
データバス12aにより伝送されたセルおよびパリティビットは入力部26を経て水平パリティ演算部50に送られ、水平パリティビットが計算される。 - 特許庁
A cell-phone handset comprising; means for receiving TV broadcasts and a means for recording that can record received TV broadcast data at a different compression rate depending on the on tent of the broadcast 例文帳に追加
TV放送受信手段と、受信TV放送データを放送内容に応じて圧縮率を変えて記録する記録手段を有する携帯電話機 - 特許庁
The method can save computing time for (r/R)^2, by implementing only two steps of an addition arithmetic using data of an adjacent box cell V_X computed last time.例文帳に追加
前回演算した隣接するボクセルVxの頂点での情報を利用することで加算2回で済ませ、(r/R)^2の演算時間を短縮する。 - 特許庁
In a spin injection type magnetic memory cell (MC), a source line (SL) is arranged in parallel with a word line (WL), and data write/read is performed on a bits-by-bits basis.例文帳に追加
スピン注入型磁気メモリセル(MC)に対しソース線(SL)をワード線(WL)と平行に配設し、複数ビット単位でデータの書込/読出を実行する。 - 特許庁
| 例文 |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|