「cell data」に関連した英語例文の一覧と使い方(42ページ目) - Weblio英語例文検索

A magnetic random access memory comprises: a memory cell that includes a first magnetoresistive element capable of writing data in a magnetization direction of a free ferromagnetic layer which is changed by spin transfer; and a reference cell that includes multiple second magnetoresistive elements for storing data for reference in a magnetization direction of free ferromagnetic layers which are changed by spin transfer, and that is used when the memory cell conducts reading operation.例文帳に追加

磁気ランダムアクセスメモリは、スピン注入により変更される自由強磁性層の磁化の向きでデータを書き込み可能な第１磁気抵抗素子を含むメモリセルと、スピン注入により変更される自由強磁性層の磁化の向きでリファレンス用データを記憶する複数の第２磁気抵抗素子を含み、メモリセルの読み出し動作時に用いられるリファレンスセルとを具備する。 - 特許庁

To provide an addressing circuit of a semiconductor memory element, and to provide its data addressing method, wherein data can be quickly inputted without address comparison for data addressing or redundancy operation by: sequentially transferring input data, when the data are sequentially input, by utilizing shift registers successively arranged; and transferring the data to the next register by skipping data storage of the shift register corresponding to a memory cell array with a deficiency.例文帳に追加

入力データが順次入力される場合、順次配列されたシフトレジスターを利用して入力データを順次伝送し、欠陷のあるメモリセルアレイに対応するシフトレジスターはデータ格納をスキップして次のレジスター部にデータを伝送することで、データアドレシング動作またはリダンダンシー動作の時アドレス比較動作なしに速やかにデータを入力することができる半導体メモリ素子のアドレシング回路及びこれのデータアドレシング方法を提供する。 - 特許庁

A word line controlling a selecting switch of a memory cell is activated after receiving a command of the second or on and after when the word line receives plural commands successively and reading and writing data from/in a memory cell in accordance with combination of these commands.例文帳に追加

複数のコマンドを順次受け、これ等コマンドの組み合わせに応じて、メモリセルにデータを読み書きする際、メモリセルの選択スイッチを制御するワード線は、２番目またはそれ以降のコマンドを受けた後に活性化される。 - 特許庁

In writing/reading data to/from a highly reliable area 8, two word lines WL are driven by one word driver 13, and also two cell plate lines CP are driven by one cell plate driver.例文帳に追加

高信頼性領域８に対してデータの書き込み、読み出しが行われる場合には、１つのワードドライバ１３によって２本のワード線ＷＬが駆動されるとともに、１つのセルプレートドライバによって２本のセルプレート線ＣＰが駆動される。 - 特許庁

The control circuit 201 having the chip connection part 300 also is decided fixedly independently of capacity of a provided memory cell array so that read and write of data for the memory cell array of the maximum capacitor can be controlled.例文帳に追加

前記チップ接続部３００を持つ制御回路２０１も、最大容量のメモリセルアレイに対するデータの読み出し及び書き込みを制御できるように、備えられるメモリセルアレイの容量に拘わらず固定的に決定される。 - 特許庁

A plurality of memory cells of the nonvolatile semiconductor memory device includes a data storage memory cell, and a flag memory cell of a writing or reading operation used for storing flag information indicating a writing operation state or an erasing operation state.例文帳に追加

不揮発性半導体記憶装置の複数のメモリセルには、データ格納メモリセルと、書込み動作状態または消去動作状態を示すフラグ情報の格納に用いられる書込み動作または消去動作のフラグメモリセルが含まれる。 - 特許庁

A probe control unit 142 chooses a measurement probe from the plurality of the probes depending on the size of the cell block, and the probe chosen is arranged on the selected cell block using image data of the semiconductor wafer.例文帳に追加

プローブ制御部142は、前記セルブロックの大きさによって前記複数の測定プローブから一つを選択し、前記半導体基板のイメージデータを用いて前記選択された測定プローブを前記選択されたセルブロック上に整列させる。 - 特許庁

Data to be written into the memory cell array 1 are stored in the memory cell array 1 by using the memory cells MC of which the set state and reset state are transferrable and the memory cells MC in the permanent state, respectively at least one by one.例文帳に追加

メモリセルアレイ１に書き込まれるデータは、セット状態及びリセット状態の遷移が可能なメモリセルＭＣ及びパーマネント状態のメモリセルＭＣをそれぞれ少なくとも１つずつ用いてメモリセルアレイ１内に記憶される。 - 特許庁

In a second write operation following the first write operation, a read reference current, which is a mean current for the first and the second reference memory cell, is selected as a write reference current and the data is written only to the memory cell.例文帳に追加

第１書き込み動作に続く第２書き込み動作において、第１および第２リファレンスメモリセルの平均電流である読み出しリファレンス電流が、書き込みリファレンス電流として選択され、メモリセルのみにデータが書き込まれる。 - 特許庁

Memory cells are arranged so that data of one bit is stored by memory cells (MC1, MC2) of two bits, a plate electrode (CP) of a memory cell capacitor and a gate electrode (WL0-WL3) of a memory cell transistor are formed by the same manufacturing process.例文帳に追加

２ビットのメモリセル（ＭＣ１，ＭＣ２）で１ビットのデータを記憶するようにメモリセルを配置し、メモリセルキャパシタのセルプレート電極（ＣＰ）とメモリセルトランジスタのゲート電極（ＷＬ０−ＷＬ３）を同一製造工程で形成する。 - 特許庁

In the program operation of injecting electric charges depending on the stored data, the core-side cell transistor is impressed with first drain voltage and the reference-side cell transistors are impressed with second a drain voltage lower than the first drain voltage.例文帳に追加

そして、記憶データに依存して電荷を注入するプログラム動作時において、コア側のセルトランジスタには第１のドレイン電圧が印加され、レファレンス側のセルトランジスタには、第１のドレイン電圧よりも低い第２のドレイン電圧が印加される。 - 特許庁

The MMC suspends processing actions of a CPU in the partition A1 by force when the action for copying is completed, and instructs BIOS to execute a process for copying internal data of the CPU in the cell board 1a onto the CPU in the cell board for exchange 1a'.例文帳に追加

コピーが完了すると、パーティションＡ１内のＣＰＵの動作を強制的に中断させ、ＢＩＯＳに対してセルボード１ａ内のＣＰＵの内部情報を交換用セルボード１ａ’内のＣＰＵにコピーする処理を指令する。 - 特許庁

The power source control circuit 7 controls the power source circuit 5 based on the stored information and makes the power source circuit 5 output the maximum voltage value at which storage data of the SRAM cell is not reserved as power source voltage CELL-VSS.例文帳に追加

電源制御回路７は、記憶した情報に基づいて電源回路５を制御し、電源回路５から、電源電圧ＣＥＬＬ−ＶＳＳとして、ＳＲＡＭセルの記憶データを反転させない最大電圧値を出力させる。 - 特許庁

Since the replacement signals REP1 are output when the row address signals RADR match the redundancy saving address set up in the fuse circuits 21, 22, the data "H" are written in a redundancy memory cell instead of a normal memory cell.例文帳に追加

ロウアドレス信号ＲＡＤＲがヒューズ回路２１，２２に設定された冗長救済アドレスに一致すると、置換信号ＲＥＰ１が出力されるので、“Ｈ”のデータは正規のメモリセルではなく冗長メモリセルに書き込まれる。 - 特許庁

The semiconductor storage device is provided with: a memory cell 1 connected to a bit line BL and comprising a ferroelectric capacitor 3 having hysteresis characteristics; and a chopper comparator 2 connected to the bit line BL and reading out data stored in the memory cell 1.例文帳に追加

この半導体記憶装置は、ビット線ＢＬに接続され、ヒステリシス特性を有する強誘電体キャパシタ３を含むメモリセル１と、ビット線ＢＬに接続され、メモリセル１に記憶されたデータを読み出すチョッパコンパレータ２とを備えている。 - 特許庁

This memory is provided with: a nonvolatile memory cell 11 for storing complementary data; a complementary bit line including first and second bit lines BLT and BLB connected to the nonvolatile memory cell 11; and a sense amplifier circuit connected to the complementary bit line.例文帳に追加

相補データを記憶する不揮発性メモリセル１１と、不揮発性メモリセル１１に接続された第１ビット線ＢＬＴと第２ビット線ＢＬＢからなる相補ビット線と、相補ビット線に接続されたセンスアンプ回路と、を備える。 - 特許庁

Additionally, the NAND flash memory device includes a memory cell for storing multi-level data, a program voltage generating circuit for generating a program voltage to be supplied to the memory cell, and a program voltage controller for controlling a start level of the program voltage.例文帳に追加

ＮＡＮＤフラッシュメモリ装置はマルチビットデータを保持するメモリセル、前記メモリセルに提供するプログラム電圧を発生するプログラム電圧発生回路、及び、前記プログラム電圧の開始レベルを制御するプログラム電圧コントローラを含む。 - 特許庁

When the reproduction by a procedure meeting the selection history is commanded, the CPU 6 collates the top address of the CELL in the PCG sent from a demultiplexer 2 and the top address of the CELL in the selection history data.例文帳に追加

その後、選択履歴に応した手順で再生するように指令すると、ＣＰＵ６は、デマルチプレクサ２から送られてきたＰＣＧ内のＣＥＬＬの先頭アドレスと、選択履歴データ中のＣＥＬＬの先頭アドレスを照合する。 - 特許庁

In the case of reading, for example, a memory cell 11-11 in which data "0" is stored, the memory cell 11-11 is selected by making a word line WLn into an "H" level and making an NMOS 12-1 into an on state by a signal Yn at the "H" level.例文帳に追加

例えば、データ“０”が記憶されたメモリセル１１−１１を読み出す場合、ワードラインＷＬｎを“Ｈ”レベルにすると共に、“Ｈ”レベルの信号ＹｎによりＮＭＯＳ１２−１をオン状態にしてメモリセル１１−１１を選択する。 - 特許庁

A system belonging to one set of cross-correlation system is assigned to the system for pilot transmission of each user belonging to an adjacent sector or cell and to a data transmission spread system used by each sector or cell without causing duplication.例文帳に追加

相互直交系列の１セットに属する系列を隣接セクターまたはセルに所属する各ユーザのパイロット伝送用と該各セクターまたはセルで使用するデータ伝送用拡散系列として重複することなく割当てる。 - 特許庁

The K-bit prefetch section decodes a column address in response to a second clock for accessing the memory cell array, and prefetches K data corresponding to the column address decoded from the memory cell connected to the activated word line.例文帳に追加

Ｋビットプリフェッチ部は、前記メモリセルアレイにアクセスするための第２クロックに応答してカラムアドレスをデコーディングして前記活性化されたワードラインに連結されたメモリセルから前記デコーディングされたカラムアドレスに対応するＫ個のデータをプリフェッチする。 - 特許庁

Thus, even when the n type ion implanted to the memory cell transistor 110 in the on-state reaches the adjacent memory cell transistor 120 in the off-state when writing data, the influence is dissolved by the p type ion.例文帳に追加

このため、データ書込のときにオン状態のメモリセルトランジスタ１１０に注入されたｎ型イオンが、隣接するオフ状態のメモリセルトランジスタ１２０まで到達していても、その影響がｐ型イオンにより解消されている。 - 特許庁

A switching system 15 or 25 receives data cells from the set of (n) pieces of input ports, and according to the contents of a bit map value led into the cell at the entrance of a module, the cell is routed to output ports more than one.例文帳に追加

交換システム１５または２５が、ｎ個の入力ポートのセットからデータ・セルを受信し、モジュールの入口においてセル内に導入されるビットマップ値の内容に従い、セルを１つ以上の出力ポートにルート指定する。 - 特許庁

A transmitting power control part 112 performs transmission control so as to transmit a DPDCH (dedicated physical data channel) to a communication terminal when the primary cell determining part 109 determines that the self-station is a primary cell.例文帳に追加

送信電力制御部１１２はＰｒｉｍａｒｙ ｃｅｌｌ判定部１０９により自局がＰｒｉｍａｒｙ ｃｅｌｌであると判定されたときに通信端末に対してＤＰＤＣＨを送信するように送信制御する。 - 特許庁

A first control signal CS1 for activating a first memory device 10, and a command signal CMD, an address signal ADD, and a data signal DAT for performing access to the memory cell array 100 are input to a first memory device 10 having a memory cell array 100.例文帳に追加

メモリセルアレイ１００を有する第１メモリ装置１０に、第１メモリ装置１０を活性化するための第１制御信号CS1、メモリセルアレイ１００にアクセスするためのコマンド信号CMD、アドレス信号ADD、及びデータ信号DATを入力する。 - 特許庁

To keep an over discharge state for a long period, and to acquire the data for grasping a service life of a secondary battery cell in an over discharge area.例文帳に追加

長期間にわたる過放電状態の維持が可能で、過放電領域における二次電池セルの寿命を把握するためのデータを取得できる。 - 特許庁

Further, the proper grayscale data are derived to each liquid crystal panel from the compensation values and cell gap thickness, the I/V property of the transistor of the liquid crystal panel, and the like.例文帳に追加

さらに補正値とセルギャップの厚さ、液晶パネルのトランジスタのＩ／Ｖ特性などから個々の液晶パネルに適切な階調データを導き出す。 - 特許庁

The control circuit 20 performs write-in control for writing desired data in the memory cell 10 by varying a resistance value of the magnetic resistance element 11.例文帳に追加

制御回路２０は、磁気抵抗素子１１の抵抗値を変化させることによって、メモリセル１０に所望のデータを書き込むための書き込み制御を行う。 - 特許庁

Thus, when the testing cell array is read out, when '1' is outputted for the output data of an expected value '0', the depression Tr existence is decided.例文帳に追加

このため、テスト用セルアレイを読み出した際、期待値"０"の出力データに対して"１"が出力されると、ディプレッションＴｒがあると判断する。 - 特許庁

To prevent the destruction of data of a cell sharing part already written due to power shutting-off or write-in error in a semiconductor memory device.例文帳に追加

半導体記憶装置において、電源断や書き込みエラーで既に書き込みを完了していたセル共有部分のデータが破壊されないようにすること。 - 特許庁

A DDR-SDRAM has an input buffer 1, a command decoder 2, a write-timing generating section 3, a write-buffer 4, a read-amplifier 5, a memory cell plate 6, and a data latch 7.例文帳に追加

ＤＤＲ−ＳＤＲＡＭは、入力バッファ１、コマンドデコーダ２、ライトタイミング発生部３、ライトバッファ４、リードアンプ５、メモリセルプレート６、及び、データラッチ７を有する。 - 特許庁

To attain high speed reading in by preventing data reading from being impossible at the time of composing an SRAM(static random access memory) circuit by a four-transistor memory cell.例文帳に追加

４ＴｒメモリセルでＳＲＡＭ回路を構成時に、データの読み出し不能を未然に防止し、高速な読み出しを可能にしたＳＲＡＭ回路の提供。 - 特許庁

To write, with higher accuracy, data to a non-volatile storage element including a memory domain of 4 or more bits to a memory cell held between a source and a drain.例文帳に追加

ソース・ドレインに挟まれた１つのメモリセルに４ビット以上のメモリ領域を有する不揮発性記憶素子へのデータ書込を精度よく行う。 - 特許庁

The monitor station 28 requests the transmission of the observation data from a cell control part of an own station to respective observation stations 24A-24n via a communication satellite 6.例文帳に追加

監視局２８は、自局の呼出制御部から、各観測局２４Ａ〜２４ｎに対して通信衛星６を経由して観測データの送信を要求する。 - 特許庁

When a semiconductor integrated circuit receives the next write-in command, the circuit makes write-in holding data in accordance with mask holding information and write the masked information in a memory cell MC.例文帳に追加

半導体集積回路は、次の書き込みコマンドを受けたときに、書き込み保持データをマスク保持情報に応じてマスクしてメモリセルMCに書き込む。 - 特許庁

For performing verification operation for detecting the memory cell whose data retention time is less than a predetermined period, the charges are retained using the second capacitor.例文帳に追加

また、データの保持時間が所定の長さに満たないメモリセルを検出するための検証動作を行う時に、第２容量素子を用いて電荷の保持を行う。 - 特許庁

To provide a SRAM(static RAM) in which an error of a cell ratio based on dispersion of manufacturing is compensated, data holding operation is stable, and write-in operation and recovery operation are fast.例文帳に追加

製造ばらつきに基づくセルレシオの誤差を補償し、データ保持動作が安定で書込み動作及びリカバリー動作が早いＳＲＡＭを提供する。 - 特許庁

The control circuit is configured to, in write operation, control the write operation in each of the memory strings such that data are sequentially written from the memory cell located closer to the second wiring.例文帳に追加

制御回路は、書き込み動作時に、メモリストリング中において、第２配線に近い側に位置するメモリセルから順に書込みを行なうように制御する。 - 特許庁

To provide a thin-film magnetic body storage device having a magnetic body memory cell which is independent of the level of storage data to be written and whose magnetic characteristics are symmetrical.例文帳に追加

書込まれる記憶データのレベルに依存せず磁気特性が対称な磁性体メモリセルを有する薄膜磁性体記憶装置を提供する。 - 特許庁

To provide a dynamic balance inspection device for a tire capable of reducing the measurement errors, by preventing superimposition of a noise on data detected by a load cell.例文帳に追加

ロードセルで検出されたデータにノイズが重畳するのを防止して測定誤差を小さくすることができるタイヤ用ダイナミックバランス検査装置を提供する。 - 特許庁

To provide a DRAM having a DRAM core circuit incorporating a ROM function by which desired fixed data stored in a chip can be written in a DRAM cell simply and at high speed.例文帳に追加

チップに内蔵された所望の固定データをDRAMセルに簡単かつ高速に書き込み可能なROM 機能内蔵DRAMコア回路を有するDRAMを提供する。 - 特許庁

The external apparatus 2 detects wrong replacement of the battery cell 1 based on the data on the current, voltage, and temperature received from a secondary battery pack 21.例文帳に追加

外部機器２は、二次電池パック２１から受信した電流、電圧および温度のデータに基づいて、電池セル１の不正交換の検出処理を行う。 - 特許庁

To provide a nonvolatile semiconductor memory of a control system which can make narrow a threshold distribution of a memory cell in a data erase state.例文帳に追加

メモリセルのデータ消去状態のしきい値分布をより狭めることのできる制御方式を有する不揮発性半導体記憶装置を提供する。 - 特許庁

To provide a semiconductor integrated circuit device provided with a data read-out circuit which can perform high speed operation in low voltage operation using a current type memory cell.例文帳に追加

電流型のメモリセルを用い、低電圧動作において高速動作可能なデータ読み出し回路を備えた半導体集積回路装置を提供する。 - 特許庁

In this method, the end face 861 of the honeycomb structure is imaged by a camera part, and the positional information of the cell 88 is calculated by the imaged image data.例文帳に追加

ハニカム構造体の端面８６１をカメラ部により撮像し、それにより得られた画像データによりセル８８の位置情報を算出する方法である。 - 特許庁