「cell data」に関連した英語例文の一覧と使い方(45ページ目) - Weblio英語例文検索

In the plasma display device in which a discharge cell to be lit is selected by a scan electrode and a data electrode, a sequential write operation or a skip write operation is selected in accordance with an average value and a maximum value of the power consumption of a data driver for an input image when a sequence of data write to data electrodes is determined.例文帳に追加

走査電極とデータ電極により点灯させる放電セルを選択するプラズマディスプレイ装置において、データ電極へのデータ書き込み順序を決定する際に、入力される画像に対するデータドライバの消費電力の平均値と最大値に応じて、順次書込み動作または飛越書込み動作を選択する。 - 特許庁

The n EEPROM cells for memory are used for writing a data wherein the data is written into one EEPROM cell for memory every time when the data of the flash type EEPROM is rewritten and the data is written into X cells within a plurality of EEPROM cells for memory when rewriting is performed X (X=1-n) times.例文帳に追加

ｎ個の記憶用ＥＥＰＲＯＭセルは、データの書込み用で、フラッシュ型ＥＥＰＲＯＭの書き換えが１回実施される毎にひとつの記憶用ＥＥＰＰＲＯＭセルにデータが書き込まれ、書き換えをＸ（Ｘ＝１〜ｎ）回実施時に複数の記憶用ＥＥＰＲＯＭセルの内のＸ個のセルが書き込まれる。 - 特許庁

First repair data making to correspond a redundant circuit and a replacement information of a defective memory cell are compressed, and the first repair data arrayed in order of redundant circuits and second repair data making to correspond a redundant address for replacing a defective address not included in the first repair data are set in a plurality of fuses.例文帳に追加

冗長回路と不良メモリセルの置換情報とを対応させた第１リペアデータがデータ圧縮され、冗長回路順に配列された第１リペアデータと、第１リペアデータには含まれない不良アドレスを置換するための冗長アドレスとを対応させた第２リペアデータとが複数のヒューズに設定される。 - 特許庁

In the case of writing processing to the specific word, the defective bit replacement processing circuit 104 converts the WRITE DATA for x bits into the RAW WRITE DATA for x+y bits to be written in the data cells and the redundant cells using the FAIL DATA to be written in the memory cell array 102.例文帳に追加

指定ワードへの書き込み処理であれば、不良ビット代替処理回路１０４は、ＦＡＩＬ ＤＡＴＡを用いて、ｘビット分のＷＲＩＴＥ ＤＡＴＡをデータセルと冗長セルに書き込むｘ＋ｙビットのＲＡＷ ＷＲＩＴＥ ＤＡＴＡに変換し、メモリセルアレイ１０２に書き込む。 - 特許庁

To output normal output data to the external even when data outputted from a memory cell array are defective data whose doubtful output data are not fixed on 'H' or 'L' when an address indicated by an address signal supplied from the external to a semiconductor memory such as a masked ROM coincides with a redundant address.例文帳に追加

マスクＲＯＭなどの半導体記憶装置に関し、外部から供給されるアドレス信号が示すアドレスが冗長アドレスと一致した場合、メモリセルアレイから出力されたデータが疑義出力データが「Ｈ」又は「Ｌ」に固定されない不良データである場合においても、正常な出力データを外部に出力する。 - 特許庁

A writing data control circuit 3 checks whether an input address coincides with an address of the initial data storage area 12 in the memory cell array 1, and when both of them are not coincident, input data D0-D7 are output, while preset optional fixed data are output when they are coincident.例文帳に追加

書き込みデータ制御回路３は、入力アドレスがメモリセルアレイ１の初期データ記憶領域１２のアドレスと一致するか否かを比較し、その両者が一致しない場合には入力データＤ０〜Ｄ７を出力し、それが一致する場合には予め設定されている任意固定データを出力する。 - 特許庁

The semiconductor memory device includes: a decision circuit 60 for deciding an error in a read data read out from a memory cell array 50, so as to generate a decision signal E; and an I/O circuit 54 for externally outputting the read data or the decision signal via a data input/output terminal DQ.例文帳に追加

メモリセルアレイ５０から読み出されたリードデータの誤りを判定することによって判定信号Ｅを生成する判定回路６０と、データ入出力端子ＤＱを介してリードデータ又は判定信号を外部に出力するＩ／Ｏ回路５４とを備える。 - 特許庁

The circuit blocks CB1 to CBN include at least one memory block MB which stores image data, and at least one data driver block DB for driving data lines; and the memory block MB includes a memory cell array, a row address decoder RD, and a sense amplifier block SAB.例文帳に追加

回路ブロックＣＢ１〜ＣＢＮは、画像データを記憶する少なくとも１つのメモリブロックＭＢと、データ線を駆動するための少なくとも１つのデータドライバブロックＤＢを含み、メモリブロックＭＢは、メモリセルアレイとローアドレスデコーダＲＤとセンスアンプブロックＳＢを含む。 - 特許庁

On the network side, the data transmitted from the mobile station device is received, the content of data (or the content of results by processing of the data) is stored, and the pieces of quality information for every cell corresponding to the position information of the mobile station device are transmitted to the mobile station device.例文帳に追加

網側では、移動局装置から送信されたデータを受信し、データの内容（或いは、そのデータが加工された結果の内容）を記憶し、移動局装置に対して当該移動局装置の位置情報に対応したセル毎の品質情報を送信する。 - 特許庁

Data writing can be executed surely into a portable electronic watch 102 through a solar cell unit 10 by shifting to a data transmission mode, only when an outside input unit 14 is set in a prescribed operation state, to thereby prevent unintended data writing of a user.例文帳に追加

外部入力ユニット１４を所定の操作状態とした場合にのみ、データ伝送モードに移行し、太陽電池ユニット１０を介して携帯型電子時計１０２に確実にデータ書込を行うことができ、ユーザの意図しないデータ書込を防止することができる。 - 特許庁

At the time of test mode, a defective cause point can be found from comparison of an expected value data and actual data by selecting the expansion word lines WLHLD<0>, <1> and performing data read-out in which a cell node, therefore, the bit lines BLt, BLc are fixed to VSS.例文帳に追加

テストモード時、拡張ワード線ＷＬＨＬＤ＜０＞，＜１＞を選択してセルノード、従ってビット線ＢＬｔ，ＢＬｃをＶＳＳに固定したデータ読み出しを行うことにより、期待値データと実際のデータとの比較から、不良原因箇所を絞ることができる。 - 特許庁

To provide constitution of peripheral circuits suitable for a high speed parallel input/output operation of multi-bits data in a nonvolatile storage device provided with a memory cell of which the electric resistance is varied in nonvolatile fashion in accordance with the level of storage data written by a data writing current.例文帳に追加

データ書込電流によって書込まれた記憶データのレベルに応じて電気抵抗が不揮発的に変化するメモリセルを備えた不揮発性記憶装置において、多ビットデータの高速な並列入出力動作に適した周辺回路の構成を提供する。 - 特許庁

Meanwhile, when the transmission delay time is short or the required delay time is long, as in a section (B), the data length of the short packet is elongated, so as to correspondingly increase an effective data stored in the ATM cell and reduce an ineffective data, thereby intending an effective use of the used transmission band.例文帳に追加

一方、伝送遅延時間が短い又は要求される遅延時間が長い場合、区間（Ｂ）のように、ショートパケットのデータ長を長くし、その分、ＡＴＭセルに格納する有効データを多くして無効データを少なくし、使用伝送帯域の有効利用を図る。 - 特許庁

Register group 21 constituted by arranging cells capable of storing 1-bit data like a 4 x 4 matrix is prepared and the data in a cell is shifted to vertical or horizontal direction as inputting 4-bit data indicating a gradation value for one pixel from both upper and left directions.例文帳に追加

１ビットのデータを格納できるセルを、４×４のマトリックス状に配置してなるレジスタ群２１を用意し、１画素分の階調値を示す４ビットのデータを上方および左方の双方から入力させながら、セル内のデータを縦または横方向にシフトさせる。 - 特許庁

In a regular memory cell array, a data line is independently provided to the redundant row circuit and the redundant column circuit respectively, and redundant column relieving is performed by changing selectively connection of each data input/output line and a global data bus.例文帳に追加

正規メモリセルアレイ、ロウ冗長回路７０およびコラム冗長回路８０のそれぞれに対して独立にデータ線が設けられ、各データ入出力線とグローバルデータバスとの接続を選択的に変更することによって冗長列救済が実行される。 - 特許庁

A memory cell array 11 includes an opened data area 11A allowing writing, deleting, and reading; and a key data area 11C for storing key information to be used in determining whether the writing and reading to the opened data area 11A are permitted or prohibited.例文帳に追加

メモリセルアレイ１１は、書込み、消去、及び読み出し可能な公開データ領域１１Ａと、公開データ領域１１Ａに対する書込み、及び読み出しを許可するか禁止するかの判定に用いる鍵情報を記憶する鍵データ領域１１Ｃとを備える。 - 特許庁

In the allocation circuit 1c, a write circuit part 10 is formed for each bit line to output parity bits D9-D12 in write data WD to a bit line in which a defective memory cell is not formed but a normal memory cell is formed, based on bit line selection information SL which shows whether it is a bit line in which the defective memory cell is formed in the memory cell on the bit line.例文帳に追加

割付回路１ｃには、各ビット線について、ビット線上のメモリセルに不良メモリセルが形成されたビット線か否かを示すビット線選択情報ＳＬに基づいて、ライトデータＷＤ中のパリティビットＤ９〜Ｄ１２を、不良メモリセルが形成されていない正常なメモリセルが形成されているビット線に出力する書込回路部１０を設けた。 - 特許庁

The flash memory device includes a memory cell array comprising memory cells arranged in rows and columns, a page buffer circuit having a single latch structure and configured to read data from a selected memory cell in the memory cell array, and a controller controlling the page buffer circuit having the single latch structure so as to detect a memory cell in which electric charges loss is caused out of memory cells of the selected row.例文帳に追加

フラッシュメモリ装置は、行と列で配列されたメモリセルを含むメモリセルアレイと、前記メモリセルアレイの選択されたメモリセルからデータを読み出すように構成されたページバッファ回路と、前記選択された行のメモリセルのうち、電荷損失が生じたメモリセルを検出するように前記単一のラッチ構造を有する前記ページバッファ回路を制御する制御器と、を含む。 - 特許庁

A CPU 11 in this route search device 1 divides a route search range into a plurality of meshed cell domains on a map by a cell division program 151, and determines an attribute showing whether a vehicle can travel, based on information stored in the travel permission data storage area 142, relative to each of the plurality of cell domains by a cell attribute determination program 152.例文帳に追加

経路探索装置１のＣＰＵ１１は、セル分割プログラム１５１により経路探索範囲を地図上で複数のセル領域にメッシュ状に分割し、セル属性決定プログラム１５２により、複数のセル領域の各々について、上記通行許可データ記憶エリア１４２に記憶された情報をもとに車両が通行可能か否かを表す属性を決定する。 - 特許庁

The watermark data embedding part 15 detects a pair of pixels whose pixel data values are different in the inputted cell according to the inputted embedding sequence data, and exchanges the two pixel data values of the pair of detected pixels as necessary based on the data value of the watermark data to be embedded in the pair of detected pixels and watermark information preliminarily set in both pixels of the pair of extracted pixels.例文帳に追加

透かしデータ埋め込み部１５は、入力された埋め込み順序データに従って、入力されたセル中に両画素のデータ値が異なる画素ペアを検出し、検出した画素ペアに埋め込むべき透かしデータのデータ値と、検出した画素ペアの両画素のそれぞれに予め設定された透かし情報とに基づいて、検出した画素ペアの２つの画素のデータ値を必要に応じて入れ替える。 - 特許庁

When binary data is read out from one page of the memory cell array 21, a voltage generating circuit 31 generates read-out voltage being lower than read-out voltage when multi-level data is read out, and supplies it to a word line of a non-selection page.例文帳に追加

電圧発生回路３１は、メモリセルアレイ２１の１つのページから２値データを読み出すとき、多値データを読み出すときの読み出し電圧より低い読み出し電圧を発生し、非選択ページのワード線に供給する。 - 特許庁

Such a free core system is obtained that the read-out of data can be performed for the memory cell in a core being not selected while the write-in/erasion of data is performed for the core selected by the core selecting means.例文帳に追加

コア選択手段により選択されたコアに対してデータ書込み／消去を行っている間に、選択されていないコア内のメモリセルに対してデータ読出しを可能とするフリーコア方式を実現した。 - 特許庁

As a condition of creating the two-dimensional code, the length [pixels] of one side of a cell, information representing the array of cells, image data representing the shapes of picking symbol parts SS, SE and numeric data representing a card ID are taken from the external.例文帳に追加

二次元コードの作成条件として、セルの一辺の長さ［pixels］と、セルの配列を表す情報と、切り出し用シンボル部ＳＳ，ＳＥの形状を表す画像データと、カードＩＤを表す数字データを外部から取り込む。 - 特許庁

To provide a control device for data input of serial EEPROM which can prevent surely that incomplete data is written in a memory cell when noise is applied to a chip select-signal in the halfway of an input cycle.例文帳に追加

入力サイクルの途中でチップセレクト信号にノイズが印加されたような場合に、不完全なデータをメモリセルに書き込んでしまうことを確実に防止できるシリアルＥＥＰＲＯＭのデータ入力制御装置を提供する。 - 特許庁

And two dummy memory cells are arranged at a physical position in the on-chip-memory in which timing of reading data is later than a memory cell in which timing of reading data is the latest out of memory cells included in the on-chip-memory.例文帳に追加

そして、２つのダミーメモリセルは、オンチップメモリに含まれるメモリセルのうちで、データをリードするタイミングが最も遅いメモリセルよりも、さらにデータをリードするタイミングが遅くなるオンチップメモリ内の物理位置に配置されている。 - 特許庁

To reduce the data quantity for special reproduction information and to generate the special reproduction information at the same time with AV data real time picture recording by recording plural pieces of cell information including start time and end time in a program chain area associated with a reproduction sequence.例文帳に追加

本発明は、ＡＶデータの円滑な連続再生を保証し、かつＡＶデータ以外のデータとともに効率よく記録することができる記録可能な光ディスク、記録装置、再生装置を提供する。 - 特許庁

To provide a programming operation method for a flash memory device, capable of reducing the size of a flash memory device by using a data verification circuit to perform a programming operation of a multi-level cell without a data comparison circuit.例文帳に追加

データ検証回路を用いて、データ比較回路を備えなくてもマルチレベルセルのプログラム動作を実行することにより、フラッシュメモリ装置の大きさを減らすことが可能なフラッシュメモリ装置のプログラム動作方法を提供する。 - 特許庁

A bias is applied to the body of the transistor (N1) in the memory cell based on a write data signal previously transferred through the bit line (WBL) during data write operation, thereby reducing the threshold value (Vth) of the transistor (N1).例文帳に追加

データ書き込み時において事前にビット線（ＷＢＬ）により伝達される書き込みデータの信号に基づき、メモリセル内のトランジスタ（Ｎ１）のボディにバイアスを印加し、トランジスタ（Ｎ１）のしきい値（Ｖth）を低下させる。 - 特許庁

To write data at appropriate threshold in the next program and verify-operation, even if writing is finished at a threshold level lower than a desired verify-level due to noise caused by variation of circuits and processes when data are written to a cell transistor.例文帳に追加

セルトランジスタに書込みを行う際に回路やプロセスのバラツキに起因してノイズにより所望のベリファイレベルより低い閾値で書込みが終わっても、次のプログラム動作及びベリファイ動作で適正な閾値に書込みを行う。 - 特許庁

To reduce power consumption for a whole magnetic memory device, as regards the magnetic memory device performing writing/reading of data with respect to a magnetic memory cell including a plurality of magnetic layers and also the data reading method of this device.例文帳に追加

複数の磁性層を含む磁性メモリセルに対するデータの書き込み／読み出しを行う磁性メモリデバイス、およびそのデータ読み出し方法に関し、磁性メモリデバイス全体の消費電力の節減を図ることを目的とする。 - 特許庁

To provide a semiconductor memory where data are written and read reliably by reliably setting a threshold of a memory cell for multi-valued data to be in a prescribed range desired for programming.例文帳に追加

多値のデータに対してメモリセルの閾値を確実にプログラムの行いたい所定の範囲に設定することができ、データの書き込みおよび読み出しに対する信頼性が高い半導体記憶装置を提供することを目的とする。 - 特許庁

By reading the positioning pattern in reading, certain detection of a presence range thereof and specification of the data display color that is a reference can be performed, so that the color of each of the cell of a data area can be certainly decided.例文帳に追加

読取時には、位置決めパターンを読み取ることで、その存在範囲の確実な検出と基準となるデータ表示色の特定をすることができ、データ領域の各セルの色を確実に判定することができる。 - 特許庁

That is, even if read-out of data are performed many times, values of the output data Do0-Do7 are not varied, but a polarization direction of each ferroelectric capacitor constituting the memory cells D0-D7 and the polarity holding cell Dc is reversed every time.例文帳に追加

すなわち、データ読み出しを何度行っても、出力データＤo0〜Ｄo7の値は変わらないが、メモリセルＤ0〜Ｄ7および極性保持セルＤcを構成する各強誘電体キャパシタの分極方向は、その都度、反転する。 - 特許庁

Once a suer specifies specifications of a desired two-dimensional code such as a code kind, a data kind, a data amount, a printable space, print precision, etc., the cell size of the two-dimensional code, the size of a symbol, etc., are computed according to them.例文帳に追加

ユーザが所望の二次元コードのコード種別、データ種別、データ量、印字可能スペース、印字精度などの二次元コードの仕様を指定すると、これに従って二次元コードのセルサイズ、シンボルの大きさなどが演算される。 - 特許庁

A memory cell array 1 comprises a plurality of memory cells arranged in a matrix and having first memory cells for storing writing data and second memory cells for storing error correction check bits for the data stored in the first memory cells.例文帳に追加

メモリセルアレイ１は、複数のメモリセルがマトリクス状に配列され、書き込みデータを記憶する第１のメモリセルと第メモリセルのデータに対して誤り訂正用の検査ビットを記憶する第２のメモリセルを有する。 - 特許庁

To provide a data store achieving matched write to a storage cell without excessively increasing additional circuits, and without excessively affecting stability of other neighboring storage cells, and a method of storing data.例文帳に追加

追加の回路を過度に増やすことなく、かつ他の隣接する記憶セルの安定性に過度に影響を与えることなく、記憶セルへの整合した書き込みを実現するデータストア及びデータを記憶する方法を提供する。 - 特許庁

A motion period determination unit 220 sequentially inputs frame image data of a moving picture with a captured image of the myocardium cell sheet 500 to detect a frame difference, thus generating T frame difference data for storage.例文帳に追加

運動周期判定部２２０は、心筋細胞シート５００を撮像した動画像のフレーム画像データを順次入力してフレーム差分を検出していくことで、Ｔ個のフレーム差分データを生成して格納する。 - 特許庁

To provide a highly reliable semiconductor memory circuit driving method having good data holding characteristics, the data stored in a CMOS planar type nonvolatile memory cell in long-time use in only a read mode or a normal mode.例文帳に追加

リードモード、通常モードのみの長期間の使用において、ＣＭＯＳプレーナー型の不揮発性メモリセルに記憶されているデータの保持特性が良好で信頼性の高い半導体メモリ回路駆動方法を提供する。 - 特許庁

A store controller 20 and a reading/writing control circuit 100 latch input write data in the boundary scan cell until the next write cycle of a write cycle in which write data are inputted from the terminal 22 during a late writing operation.例文帳に追加

ストコントローラ２００および読出し／書込み制御回路１００は、レイトライト動作時に、端子２２よりライトデータが入力されたライトサイクルの次のライトサイクルまで、入力されたライトデータをバウンダリスキャンセル１にラッチさせる。 - 特許庁

At each intersection between a data input path and a data output path, a crossbar cell is provided that includes a constituent storage circuit programmable to store a routing value, a transmission circuit and an arbitration circuit.例文帳に追加

データ入力経路とデータ出力経路との間の各交差点には、ルーティング値を記憶するようにプログラムできる構成記憶回路と、伝送回路と、アービトレーション回路とを備えるクロスバーセルが提供される。 - 特許庁

When a control access command is a readout request, readout data is output to the data input/output bus after being read out of the storage cell in a period specified with a burst length specified with the readout burst length signal.例文帳に追加

制御アクセスコマンドが読み出し要求の場合に、読み出しバースト長信号で指定されたバースト長で指定する期間に、記憶セルからのデータ読み出し後にデータ入出力バスに読み出しデータを出力する。 - 特許庁

The data signal X and the data signal X+1 is output to a source driver 15 by Frame Rate Control (FRC) according to a predetermined grayscale pattern, and an image is displayed according to the grayscale pattern in the liquid crystal cell 17.例文帳に追加

そして、ＦＲＣ（Frame Rate Control）により、所定の階調パターンに従って、データ信号Ｘおよびデータ信号Ｘ＋１がソース・ドライバ１５へ出力され、液晶セル１７において階調パターンに応じた表示がされる。 - 特許庁

That is, at the application time of a power source, data to be stored in the registers 21, 23 are read out from an initial setting data region in a memory cell array 11, and are stored successively in each register 21, 23 via an I/O bus 15.例文帳に追加

すなわち、電源投入時に、メモリセルアレイ１１内の初期設定データ領域からレジスタ２１、２３に格納すべきデータが読み出され、１／Ｏバス１５を介して各レジスタ２１、２３に順次格納される。 - 特許庁

A pattern inside the forbidden region 404m is removed from a pattern 204m of the main chip of a memory cell for the formation of a main chip modified pattern 7, data D4 and data D7 are composited into a pattern D8 for a test chip.例文帳に追加

メモリセルの本チップのパターン２０４ｍから、禁止領域４０４ｍ内にあるパターンを除き、本チップ修正パターン（Ｄ７）とし、データＤ３とデータＤ７とを合成して、テストチップのためのパターンデータＤ８とする。 - 特許庁

In an output switch interface unit 7, the cell data separated by the input switch interface unit 5 are assembled to the original packet data by using the writing command signal from outside and the chip select to generate an output to an output buffer unit 8.例文帳に追加

出力スイッチインタフェース部７は外部からの書込み指示信号とチップセレクトとによって入力スイッチインタフェース部５にて分割されたセルデータを元のパケットデータに組立てて出力バッファ部８に出力する。 - 特許庁