「cell data」に関連した英語例文の一覧と使い方(47ページ目) - Weblio英語例文検索

To provide a ferroelectric device provided with a function of protecting stored data in a memory cell from an unexpected unstable power source voltage that occurs at any of times when the power is supplied, when the power is disconnected and when data are read or written and with a function of reducing power consumption when the data are read or written.例文帳に追加

電源投入時、電源遮断時またはデータの読み書き時のいずれかの時に発生する不測の不安定電源電圧からメモリセル内の保持データを保護する機能と、データの読み書き時の消費電力を低減する機能とを備えた強誘電体装置を提供すること。 - 特許庁

The number of pieces of the read data line pairs and the write data line pairs and the memory cell arrays made respectively correspondent thereto are set at different numbers, by which the wiring pitch of the data lines is relieved and the parasitic capacitors may be suppressed while the drastic increase of the signal wiring for executing the column selection is averted.例文帳に追加

リードデータ線対およびライトデータ線対とそれぞれ対応づけられるメモリセル列の個数を異なる数とすることによって、コラム選択を実行するための信号配線の著しい増加を避けつつ、データ線の配線ピッチを緩和して寄生容量を抑制することができる。 - 特許庁

CAD symbol data relevant to information of a facility composing a facility system diagram of a reprocessing facility, CAD cell data relevant to information of a room specific to the facility system diagram, and CAD drawing frame data of the facility system diagram are registered and stored in a storage 14 as EFDCAD information.例文帳に追加

再処理施設の設備系統図を構成する設備の情報に関わるＣＡＤシンボルデータと、設備系統図特有な部屋の情報に関わるＣＡＤセルデータと、設備系統図のＣＡＤ図面枠データとをＥＦＤＣＡＤ情報として記憶装置１４に登録し記憶する。 - 特許庁

A flash memory comprises memory cell arrays MA and MB including nonvolatile memory cells; multi-value flag parts 15A and 15B, and a control CPU 16 for controlling writing, reading and erasing of data to the memory cell arrays and the multi-value flag parts.例文帳に追加

本発明の実施の形態によるフラッシュメモリは、不揮発性メモリセルを含むメモリセルアレイＭＡ、ＭＢと、多値フラグ部１５Ａ、１５Ｂと、メモリセルアレイおよび多値フラグ部に対するデータの書込み、読出し、消去を制御する制御用ＣＰＵ１６とを備える。 - 特許庁

To propose a novel cell structure in which all the operations of writing, erasing and reading of data can be conducted, even without operating a transistor for forming a channel and therefore characteristics are hardly lowered even by microminiaturization with advantage in reduction of a cell area.例文帳に追加

チャネルを形成するトランジスタ動作をさせなくてもデータの書き込み，消去および読み出しの全ての動作が可能で、そのためセル面積縮小に有利で、しかも微細化しても特性が低下しにくい新規なセル構造を提案する。 - 特許庁

To obtain a word line drive power source circuit in which data written in a cell is held by controlling voltage given to a word line of a no-load type CMOS transistor SRAM cell and current consumption at the time of standby can be suppressed to the minimum.例文帳に追加

無負荷型ＣＭＯＳ４トランジスタＳＲＡＭセルのワード線に与える電圧を制御して、セルに書き込まれたデータを保持し、かつスタンバイ時の消費電流を最小限に抑えることのできるワード線駆動電源回路を提供する。 - 特許庁

At least a given one of the scan cells of the scan chain comprises output control circuitry which is configured to disable a functional data output of the scan cell in the scan shift mode of operation and to disable a scan output of the scan cell in the functional mode of operation.例文帳に追加

スキャンチェーンのスキャンセルの少なくとも所与の１つは、スキャンシフト動作モードではスキャンセルの機能データ出力をディスエーブルし、機能動作モードではスキャンセルのスキャン出力をディスエーブルするように構成された出力制御回路を備える。 - 特許庁

To provide a semiconductor integrated circuit equipped with a flip-flop type memory cell such as an SRAM, which reduces cycle time and power consumption, further suppresses increase in the area thereof while preventing data destruction of a non-selection memory cell during write circle.例文帳に追加

ＳＲＡＭのようなフリップフロップ型メモリセルを備えた半導体集積回路において、書込みサイクル時の非選択メモリセルのデータ破壊を回避しつつ、サイクルタイムを短縮し、かつ消費電力を低減し、さらに、面積増大を抑制できるようにする。 - 特許庁

A multiplexing section 6 of the encoder 100 multiplxes image data S3 and a monitor flag S7 for discriminating between the still image and dynamic image and an ATM cell generating section 7 delivers only a dynamic image, in the form of ATM cell S9, to the ATM network 300.例文帳に追加

符号化装置１００の多重化部６は画像データＳ３とその画像の静止画，動画を判別する監視フラグＳ７とを多重化し、ＡＴＭセル生成部７は動画のみをＡＴＭセルＳ９にしてＡＴＭネットワーク３００に送出する。 - 特許庁

A first deterioration detecting circuit detects deterioration of the characteristic of the real memory cell when the number of erasing pulses impressed until the time the data of the real memory cell are erased is equal to or smaller than a preset first reference frequency, and outputs a first detection signal.例文帳に追加

第１劣化検出回路は、リアルメモリセルのデータが消去されるまでに印加された消去パルスの数が予め設定された第１基準回数以下のときに、リアルメモリセルの特性の劣化を検出し、第１検出信号を出力する。 - 特許庁

On the second mode, readout circuit RC reads out the complementary data of the first and second memory cells MC1, MD1 by comparing the detection current flowing into the first memory cell MC1 from the differential signal amplifier section CM1 and the detection current flowing into the second memory cell MD1.例文帳に追加

第２のモードでは、差動信号増幅部ＣＭ１から第１のメモリーセルＭＣ１に流れる検出電流と第２のメモリーセルＭＤ１に流れる検出電流を比較することで第１、第２のメモリーセルＭＣ１、ＭＤ１の相補データを読み出す。 - 特許庁

In the case where the threshold values for the sizes of the cell's X direction and Y direction are greater than one and equal to or less than three, the amount of data for the cell is acquired (S16), while an average number of figures per pixel out of a pixel map corresponding to a cell region is calculated (S17).例文帳に追加

セルのＸ方向及びＹ方向のサイズが閾値１よりも大きくかつ閾値３以下である場合、セルのデータ量を取得し（Ｓ１６）、セル領域に対応するピクセルマップの１ピクセル当たりの平均図形数を算出する（Ｓ１７）。 - 特許庁

After memory cell data are erased en bloc by a predetermined block unit (step S2), a threshold voltage Vth is compared with a first repair verify voltage RV0 to determine whether each memory cell of the block is in an excessively erased state or not (step S3).例文帳に追加

メモリセルのデータを所定ブロック単位で一括消去した（ステップＳ２）後、当該ブロック中の各メモリセルについて閾値電圧Ｖｔｈを第１リペア・ベリファイ電圧ＲＶ０と比較し過消去状態にあるか否かを判定する（ステップＳ３）。 - 特許庁

A maintenance terminal 2 acquires identification information about solar cell panels 1, also acquires position information indicative of the position of the maintenance terminal 2 as the position information of the solar cell panels 1, and then transmits the acquired information to a centralized management device 4 via a data logger 3.例文帳に追加

メンテナンス端末２は、太陽電池パネル１の識別情報を取得すると共に該メンテナンス端末２の位置を示す位置情報を太陽電池パネル１の位置情報として取得し、データロガー３を介して集中管理装置４に送信する。 - 特許庁

A permutation processing means 3 replaces information of layout and wiring without any change with a cell in which its logic and behavior are equivalent, when necessary to replace the cell by optimizing performance to the layout data 12 obtained through the layout and wiring means 2.例文帳に追加

置換処置手段３は、配置配線手段２により得たレイアウトデータ１２に対し性能最適化によりセルを置き換える必要性があるとき、配置配線の情報を変更せずに、論理および振舞が等価であるセルに置き換える。 - 特許庁

The signal lead wire is modeled as an impedance network including a resistor and a capacitor; a drive cell is modeled as a triangle current signal; and parameters (a peak value and periodicity) of the triangle signal are determined based on corresponding characteristic data of the drive cell.例文帳に追加

信号リード線を抵抗器とキャパシタを含む、インピーダンス・ネットワークとしてモデル化し、駆動セルを三角電流信号としてモデル化し、この三角信号のパラメータ（ピーク値、周期性）を対応する駆動セルの特性データに基づいて決定する。 - 特許庁

A memory cell selected to have one of a plurality of states is programmed in multibit data, and a programmed memory cell belonging to a predetermined area of a threshold voltage distribution where the programmed memory cells of the respective states is detected.例文帳に追加

複数の状態のうちのいずれか１つを有するように選択されたメモリセルがマルチビットデータにプログラムされ、前記各状態のプログラムされたメモリセルが分布された閾値電圧分布の所定領域に属するプログラムされたメモリセルが検出される。 - 特許庁

After the execution of this operation step at least one time, a disturbance protection process in which voltage is impressed in the electric field direction not to invert memory data of each ferroelectric memory cell 18 to each of a plurality of ferroelectric memory cell 18 is performed.例文帳に追加

この動作工程が少なくとも１回実施された後に、複数の強誘電体メモリセル１８の各々に、各々の強誘電体メモリセル１８の記憶データを反転させない電界方向に電圧を印加するディスターブ防止工程を実施する。 - 特許庁

The target reflecting signal of radar pulses obtained by an adaptive array antenna 11 is received and detected by a receiver 12, and stored at a corresponding-cell place along a receiving timing to the processing-range cell of a length corresponding to a specified distance prepared in a data storage 13.例文帳に追加

アダプティブアレーアンテナ１１で得られたレーダパルスの目標反射信号を受信部１２で受信検波し、データ蓄積部１３に用意される所定距離相当の長さの処理レンジセルに対して受信タイミングに沿った対応セル位置に記憶する。 - 特許庁

The ATM switch 1 monitors cell transmission/reception signal from the PHYs 2-4 to decide to/from which of the PHYs 2-4 the cell transmission/reception is made, the control data generated on the basis of this decision are added to cells and transmitted to the 1st stage PHY 2.例文帳に追加

ＡＴＭスイッチ１はＰＨＹ２〜４からのセル送受信信号を監視して、いずれのＰＨＹ２〜４とセルの送受信を行うかを決定し、この決定に基づいて作成した制御データをセルに付加して初段のＰＨＹ２に送信する。 - 特許庁

The outgoing data distribution pattern table stores information for the analysis to which the of the base stations 10-13, 20-23, and 30-33 an ATM cell is to be distributed on the basis of the broadcasting pattern information of the ATM cell from the demultiplexer 4.例文帳に追加

下りデータ分配パターンテーブル６ａは、多重分離装置４からのＡＴＭセルの同報パターン情報に基づいてＡＴＭセルを基地局１０〜１３、２０〜２３、３０〜３３のいずれかに分配するかを解析するための情報を記憶している。 - 特許庁

In an image processing process, the positional information of the cell 88 at the overlapping part e.g., S12, of the boundary parts of the adjacent regions is calculated based on the image data of the respective regions obtained in the imaging process for the same cell 88.例文帳に追加

また、画像処理工程では隣接領域との境界部分が互いに重複する部分（例えばＳ１２）におけるセル８８の位置情報を、同一セル８８について撮像工程にて得られた各領域の画像データに基づいて算出する。 - 特許庁

A target reflection signal of a radar pulse obtained by an array antenna 21 is received and detected by a receiving part 22, and stored at a corresponding cell position along reception timing to a processing range cell with length equivalent to predetermined distance to be prepared in a data accumulation part 23.例文帳に追加

アレーアンテナ２１で得られたレーダパルスの目標反射信号を受信部２２で受信検波し、データ蓄積部２３に用意される所定距離相当の長さの処理レンジセルに対して受信タイミングに沿った対応セル位置に記憶する。 - 特許庁

To provide a sense amplifier circuit for a memory cell array arranged in a matrix, capable of accurately reading a data value stored in each memory cell even when noise is applied, and to provide a semiconductor memory device including the sense amplifier.例文帳に追加

ノイズが印加されたとしても各メモリセルに記憶されているデータ値を的確に読み出して出力することができるマトリクス状に配列されたメモリセルアレイに対するセンスアンプ回路及びそれを有する半導体記憶装置を提供すること。 - 特許庁

Alternatively, the data collected via the PDVs can be fed forward in the fabrication processes, so that later process steps performed on a PV cell substrate can be modified to compensate for issues detected on the PV cell substrate via the PDVs.例文帳に追加

或いは又、ＰＤＶを経て収集されたデータは、製造プロセスにおいてフィードフォワードされ、ＰＶセル基板上でその後に遂行されるプロセスステップを、ＰＤＶを経てＰＶセル基板上で検出された問題を補償するように、変更することができる。 - 特許庁

To provide an integrated circuit design device and method and program for generating circuit data for clearly grasping a power source switch cell and a circuit cell whose power source is interrupted by this without damaging the efficiency of design.例文帳に追加

設計の効率を阻害することなく、電源スイッチセルとこれにより電源が遮断される回路セルとを明確に把握することが可能な回路データを生成することができる集積回路設計装置とその方法およびプログラムを提供する。 - 特許庁

The cell analysis method includes an imaging step of imaging each cell group cultured under a different condition, a luminance measurement step of measuring the luminance of each cell from the cell image acquired in the imaging step, a distribution characteristic creation step of creating distribution characteristics of the luminance data under each condition, and a normalization step of normalizing the distribution characteristics created under each condition.例文帳に追加

異なる条件でそれぞれ培養された各細胞群を撮像する撮像工程と、前記撮像工程において取得された細胞画像から各前記細胞の輝度を計測する輝度計測工程と、前記条件毎に輝度データの分布特性を作成する分布特性作成工程と、前記条件毎に作成された前記分布特性を規格化する規格化工程とを含む細胞解析方法を提供する。 - 特許庁

The electric pole owner company 11 inputs data on the pole number tag to the cell of a work sheet for ordering the pole number tag, and this data is transmitted to the electric pole number tag manufacturing company 13 via the electric work construction company 12.例文帳に追加

電柱保有事業者11は電柱番号札発注用ワークシートのセルに電柱番号札に関するデータを入力し、このデータは電気工事施工業者12を経由して電柱番号札製作業者13へ送信される。 - 特許庁

In a remaining area (data area) 6, excluding the character area 4, by arranging the positioning symbols 2 and the timing pattern 5, data cells are arranged two-dimensionally, each cell is either bright or dark colored, and thereby an identification code is displayed.例文帳に追加

コード領域から、記号領域４、位置決め用シンボル２、タイミングパターン５を除いた残りの領域（データ領域）６には、２次元にデータセルが配置され、各データセルを明あるいは暗に色分けすることにより、識別コードが表示される。 - 特許庁

When a positive pulse voltage is used for the discharge of each discharge channel, the coated electrode is made to discharge when the data potential to be applied to the signal electrode of the display cell is positive, and the exposed electrode is made to discharge when the data potential is negative.例文帳に追加

各放電チャンネルの放電に正のパルス電圧を用いた場合、表示セルの信号電極に印加されるデータ電位が正の時には被覆電極による放電とし、負の時には露出電極による放電とする。 - 特許庁

Then, the output part outputs signals QZ0 to QZ4 which are 0th to 4th match judging signal candidates showing, respectively, whether or not comparison data stored in the 0th to 4th associative memory cell groups match with inspection data.例文帳に追加

そして、第０列乃至第４列の連想メモリセル群が記憶する比較データと、検査データとが一致するか否かをそれぞれ示す第０乃至第４の一致判定信号候補である信号ＱＺ０〜ＱＺ４を出力する。 - 特許庁

Among 66 columns of memory cell units 40 in one line, 64 columns are used as data units, 1 column is used as a redundancy unit, and 1 column is used as a defect specifying unit for storing data to specify a defective unit in the line.例文帳に追加

１行中の６６列のメモリセルユニット４０のうち、６４列がデータ用ユニット、１列が冗長用ユニット、１列が行内の欠陥ユニットを特定するデータを記憶するための欠陥特定用ユニットとして用いられる。 - 特許庁

The nonvolatile semiconductor memory device is equipped with: a memory cell array including a plurality of memory cells to store N value data (N being an integer equal to or larger than 3); and a writing circuit configured to repeatedly execute a writing cycle on a plurality of memory cells until data writing is finished.例文帳に追加

Ｎ（Ｎは、３以上の整数）値のデータを記憶する複数のメモリセルからなるメモリセルアレイと、複数のメモリセルに対して書き込みサイクルをデータ書き込みが終了するまで繰り返し実行する書き込み回路とを備える。 - 特許庁

To reduce a peak current of one refresh operation than before; to avoid an interference between adjacent banks; and to prevent a data destruction of a memory cell caused by a lack of data hold time in a large capacity semiconductor storage device having a multi-bank configuration.例文帳に追加

多バンク構成の大容量化した半導体記憶装置において、１回のリフレッシュ動作におけるピーク電流を従来よりも下げ、隣接するバンクの干渉を避け、データホールド時間の不足によるメモリセルのデータ破壊を防ぐこと。 - 特許庁

The multi-bit resistive memory cell includes a half of the low-resistance state and a half of high-resistance state, data are stored in the lower half resistive state, by inverting a data scheduled to be stored in the higher half resistance state.例文帳に追加

マルチビット抵抗メモリセルは、抵抗状態の低い方の半分と高い方の半分とを含み、高い方の半分に記憶される予定のデータを反転させることによって、抵抗状態の低い方の半分にデータを記憶する。 - 特許庁

A server sets a transmission rate to transfer cells to the client without causing congestion according to the frequency band information and data size information and gives an OAM cell with the transmission rate therein to the head and the tail end of a series of data.例文帳に追加

サーバは、帯域の情報、データのサイズ情報にしたがって輻輳を発生させずにクライアントにセルを転送するための送信レートを設定し、一連のデータの先頭と最後尾にこの送信レートを書き込んだＯＡＭセルを付与する。 - 特許庁

In the first case the writing request for a first data group occurs, the writing operation of the first data group is executed for a first memory cell group among one set of the memory cells selected according to the present address.例文帳に追加

第１のデータ群に対する書き込み要求が発生する第１の場合には、現行アドレスに従って選択される１組のメモリセルのうちの第１のメモリセル群に対し、第１のデータ群の書き込み動作が実行される。 - 特許庁

Then a block in which data destruction is being caused is previously detected by the cell array for evaluating read-disturb and the switch 4 for data destruction by read-out, and its block position information is imported.例文帳に追加

そして、読み出しによるデータ破壊に対して、上記リードディスターブ評価用セルアレイおよびスイッチ４により、あらかじめデータ破壊が生じつつあるブロックを検知し、そのブロックの位置情報を知らしめることを特徴としている。 - 特許庁

To provide a semiconductor storage that can prevent the interference between adjacent bit lines when reading data from a memory cell and at the same time can speed up the speed for reading data and reduce power consumption.例文帳に追加

本発明は、メモリセルからのデータ読出し時に、隣接するビット線間の干渉を防止可能とし、同時にデータ読出し速度の高速化及び消費電力の削減を実現可能な半導体記憶装置を提供することを目的とする。 - 特許庁

To provide a nonvolatile semiconductor memory where various characteristics of a memory cell transistor such as a data writing characteristic, a data holding characteristic, resistance to read-out stress or the like, and a cut off characteristic of a selective gate transistor both can be made excellent.例文帳に追加

データ書き込み特性、データ保持特性、読み出しストレスに対する耐性などのメモリセルトランジスタの様々な特性と、選択ゲートトランジスタのカットオフ特性とをともに良好にできる不揮発性半導体記憶装置を提供すること。 - 特許庁

When programming data to the 1st memory component, program data is given to the 1st memory component through the even number bit line BLe, and a potential suppressing a program is given to the 2nd memory component through the cell source line CELSRC in a state suspending the odd-number bit line BLo.例文帳に追加

データを第１メモリ素子にプログラムする時、奇数ビット線BLoを浮遊とした状態で、プログラムデータを、偶数ビット線BLeを介して第１メモリ素子に与え、プログラムを抑制する電位を、セルソース線CELSRCを介して第２メモリ素子に与える。 - 特許庁

To secure a sufficient data holding time by shortening a period in which a bit line BL and a reference bit line ZBL are kept at a L level in a semiconductor memory provided with a memory cell storing data.例文帳に追加

本発明はデータを記憶するメモリセルを備える半導体記憶装置に関し、ビット線ＢＬやリファレンスビット線ＺＢＬがＬレベルに維持される期間を短縮することで十分なデータ保持時間を確保することを目的とする。 - 特許庁

The managing system 1 predicts the optimum operation pattern of the fuel cell system of users so that the energy bill comes to be the lowest based on the future schedule of the users and various data accumulated in the data accumulating device.例文帳に追加

この管理システム１で、各ユーザのこれからのスケジュールとデータ蓄積装置に蓄積されている様々なデータから消費される光熱費が最も安くなるように各ユーザの燃料電池システムの最適運転パターンを予測する。 - 特許庁

To provide a semiconductor memory in which a data holding characteristic of a cell capacitor is improved reducing charge/discharge current of bit lines by electric charge recycle and current consumption at the time of standby can be reduced and its data access method.例文帳に追加

電荷リサイクルによりビット線の充放電電流を低減しながらセルキャパシタのデータ保持特性を改善して、スタンバイ時の消費電流を低減することが可能な半導体記憶装置及びそのデータアクセス方法を提供すること - 特許庁

A control circuit 13 erases en bloc data of a non-volatile memory cell selected by a page address signal, successively, performs control that data of one page loaded in the page buffer 2 is written in bloc.例文帳に追加

制御回路１３は書き換えモードにおいて、ページアドレス信号により選択された不揮発性メモリセルについて、一括してデータ消去し、引き続きページバッファ２にロードされた１ページ分のデータを一括してデータ書き込みする制御を行う。 - 特許庁