「cell data」に関連した英語例文の一覧と使い方(51ページ目) - Weblio英語例文検索

To disclose a technology for amplifying the sensing voltage level of cell data by utilizing a CMOS threshold voltage reference especially in a main bit line and deciding the cell data at the time of application of a reference timing strobe on a basis of a time axis, regarding a nonvolatile ferroelectric memory device having a timing reference control function and a method for controlling the same.例文帳に追加

本発明はタイミングレファレンス制御機能を有する不揮発性強誘電体メモリ装置及びその制御方法に関し、特にメインビットラインにおいてＣＭＯＳしきい値電圧レファレンスを利用してセルデータのセンシング電圧レベルを増幅し、時間軸を基準にレファレンスタイミングストローブの印加時点でセルデータを判定することができるようにする技術を開示する。 - 特許庁

Then the second gate-level logical data generated through the logic synthesis in the step S12 is outputted (S13) and rewiring processing is performed by using a dummy cell which is not used in the original first gate-level logical data existing on a mask layout in accordance with a change in connected relation after logic is changed in addition to an originally arranged basic cell (S14).例文帳に追加

処理Ｓ１２の論理合成処理で合成されて生成された第２のゲートレベルの論理データの出力（Ｓ１３）により、元々配置されている基本セルに加え、論理変更後の接続関係の変更に応じマスクレイアウト上に存在する元の第１のゲートレベルの論理データで使用しないダミーセルも用いて再配線処理を行う（Ｓ１４）。 - 特許庁

This gravure printing plate engraving stylus monitoring device comprises at least an image photographing means for photographing engraving cells formed on the surface of a gravure printing plate and obtaining image data and a cell-shape arithmetic means which seeks the ratio between the peripheral length and the area of a cell based on the image data and compares the obtained ratio to a normal value and judges the comparison results and the monitoring method is provided.例文帳に追加

グラビア版面に形成した彫刻セルを撮像し、画像データを得る撮像手段と、前期画像データからセルの周囲長と面積の比を求めるとともに正常値との比較判定を行うセル形状演算手段とを少なくとも備えることを特徴とするグラビア版彫刻針監視装置及びその監視方法を提供する。 - 特許庁

Guard frequency bands with different width (121, 122, 131, 132) are setup between the control channel (34) and the data channel (33) so that, in a multi-cell environment with several base stations concurrently transmitting the control channels and the data channels, a center frequency of each mobile station's transmission frequency band is operated while shifting for each cell.例文帳に追加

制御チャネル（３４）とデータチャネル（３３）との間に、互いに異なる幅のガード周波数帯（１２１、１２２、１３１、１３２）を設定することで、マルチセル環境において、複数の基地局が同時に制御チャネルとデータチャネルを送信している状態において、各移動局の送信周波数帯域の中心周波数をセルごとにずらしながら運用する。 - 特許庁

The integrated circuit 1 with built-in ROM having an error correction function comprises: a terminal 13A outputting data read from a data cell array 11A in a ROM 11 having an error correction function to the outside; and a terminal 13B outputting an error correction code read from an error correction code cell array 11B in the ROM 11 having an error correction function.例文帳に追加

誤り訂正機能付きＲＯＭ内蔵集積回路１は、誤り訂正機能付きＲＯＭ１１のデータセルアレイ１１Ａから読み出したデータを外部へ出力する端子１３Ａと、誤り訂正機能付きＲＯＭ１１の誤り訂正コードセルアレイ１１Ｂから読み出した誤り訂正コードを外部へ出力する端子１３Ｂと、を有する。 - 特許庁

To provide a self-monitoring device of a main signal processing circuit in communication equipment for improving the precision of failure detection due to an HEC error even when a data cell is a low rate, and a plurality of empty cells are inserted into a band other than the data cell, and for preventing circuit configurations from being complicated by using an HEC error detection part in a conventional technology.例文帳に追加

データセルが低レートで、データセル以外の帯域に空きセルが多く挿入された場合においてもＨＥＣ誤りによる故障検出の精度を向上させ、また、従来技術のＨＥＣ誤り検出部を使用して回路構成が複雑にならない通信装置内の主信号処理回路の自己監視装置を得ることを目的とする。 - 特許庁

This data verification device 21 extracts a graphic range information showing the range of graphics of a cell and possessive layout information for referring to the cells of a lower layer in a hierarchical structure from layout data, and stores a virtual hierarchy expansion table in which at least either the graphic range information or the possessive layout information is associated with each cell in a storage device.例文帳に追加

データ検証装置２１は、レイアウトデータから、セルが有する図形の範囲を示す図形存在範囲情報と、階層構造における下層のセルを参照する所有配置情報とを抽出し、各セルに図形存在範囲情報及び所有配置情報の少なくとも一方を関連付けた仮階層展開テーブルを記憶装置に記憶する。 - 特許庁

Thus, a relation between the virtual power source switch cell and the hierarchy block of the same hierarchy in the description of the RTL data is grasped, so that a relation between the power source switch cell in the actual circuit and a circuit being the power source interruption object can be clearly grasped.例文帳に追加

そのため、ＲＴＬデータの記述における仮想電源スイッチセルと同一階層の階層ブロックとの関係を把握することにより、実際の回路における電源スイッチセルとその電源遮断対象の回路との関係を明確に把握することができる。 - 特許庁

Data transfer is executed by the one bit unit or by the two or more bit units between the DRAM cell array 30 and an arithmetic circuit 32 in which arithmetic elements are arranged according to the pairs of the prescribed number of bit lines of the DRAM cell array, and an arithmetic operation corresponding to an instruction is executed in the arithmetic element.例文帳に追加

ＤＲＡＭセルアレイの所定数のビット線対に対応して演算エレメントが配置された演算回路（３２）との間で１ビット単位または複数ビット単位でデータ転送を実行し、演算エレメント内で命令に応じた演算を実行する。 - 特許庁

For generating hierarchization data, in a cell 22 which is fully laid in a space, for each resolution level, in a periodic lattice pattern, a node 24 the resolution and the spatial position of which match the resolution level and the spatial position of the cell within a predetermined range, respectively is stored.例文帳に追加

本発明は、階層化データを生成する際、解像度レベルごとに空間に周期格子状に敷き詰められたセル２２に、解像度および空間位置がこのセルの解像度レベルおよび空間位置とそれぞれ所定の範囲内で一致するノード２４を格納する。 - 特許庁

The gate voltage switch circuit 15 supplies, through a row decoder 20, a word line voltage VWL (= voltage VrtminL) outputted by the data read-out gate voltage generating circuit 70 to a word line WL to which a selection memory cell belonging to a memory cell 30 is connected.例文帳に追加

ゲート電圧スイッチ回路１５は，データ読み出しゲート電圧発生回路７０が出力するワード線電圧ＶＷＬ（＝電圧ＶｒｔｍｉｎＬ）をロウデコーダ２０を介して，メモリセル３０に属する選択メモリセルが接続されているワード線ＷＬに供給する。 - 特許庁

When a cell is selected by a cursor, the shape of the cursor is changed by using data, such as logotypes contained in the information of a program being displayed on the cell, thus achieving an expected propaganda effect corresponding to the program content, and improving the degree of attention.例文帳に追加

セルをカーソルによって選択した際に、該セルに表示されている番組の番組情報に含まれるロゴ等のデータを用いてカーソル形状が変化するようにして、番組内容に応じた宣伝効果を期待することができ、注目度を向上できる。 - 特許庁

The management system 1 includes energy storage units A1-A5 containing a monitoring device 21 for monitoring a battery cell 11, and a management device 30 for recording a measurement data having been measured with the monitoring device 21 and the state information representing whether the battery cell 11 is normal.例文帳に追加

管理システム１は、電池セル１１を監視する監視装置２１と、監視装置２１で測定された測定データや電池セル１１が正常であるか否かを表す状態情報を記録する管理装置３０とを有する蓄電ユニットＡ１〜Ａ５を備える。 - 特許庁

As a result, since the processing carried out by the system as the detection processing for the cell culture status is enough with the multivaluation processing for the photographed two-dimensional image data and the processing for determining the run length, the detection processing for the cell culture status can be simplified.例文帳に追加

したがって、細胞の培養状態の検出処理として、装置が行う処理は、撮影した２次元画像データの多値化処理や、計測ラインにおけるランレングスを求める処理などで済むため、細胞の培養状態の検出処理を簡素化できる。 - 特許庁

Consequently, defective reading is prevented even if voltage of the non-selection word line of the first cell array is made high and over program is caused, and variation of data is prevented by lowering voltage of the non-selection word line of the second cell array and suppressing read- disturbance.例文帳に追加

その結果，第１のセルアレイの非選択ワード線の電圧を高くして，オーバープログラムが発生してもリード不良を回避するようにし，第２のセルアレイの非選択ワード線の電圧は低くして，リードディスターブを抑制してデータが変化することを回避するようにする。 - 特許庁

Then, a fault rate FOUT of inter-cell wiring is found on the basis of the output terminal load capacity COUT in a step S15, and a fault rate Fcell is provided by applying a calculation expression registered in the cell library data base 1A on the basis of the output terminal load capacity COUT in a step S16.例文帳に追加

そして、ステップＳ１５で、出力端子負荷容量ＣOUTに基づきセル間配線の故障率ＦOUTを求め、ステップＳ１６で出力端子負荷容量ＣOUTに基づき、セルライブラリデータベース１Ａに登録された計算式を適用して故障率Ｆcellを得る。 - 特許庁

A plurality of memory cells are formed in the straight linear active region whereby the generation of a bent part in the active regions and the deterioration of characteristics of the memory cell caused by the bent part are prevented whereby the microfabrication and improvement of data retaining characteristics of the memory cell are contrived.例文帳に追加

複数のメモリセルを直線状をした活性領域内に形成することで、活性領域に屈曲部が生じることを防止し、屈曲部が要因となるメモリセルの特性劣化を防止し、メモリセルの微細化を図るとともにデータ保持特性の改善を図る。 - 特許庁

In a semiconductor integrated circuit alternately arranging a memory cell array and a sense amplification row, the first and second areas are formed on a memory cell array, and replacement of the data lines in the switching area can be facilitated by forming the switching area on the sense amplification row.例文帳に追加

メモリセルアレイとセンスアンプ列とが交互に配置される半導体集積回路において、第１および第２領域をメモリセルアレイ上に形成し、切換領域をセンスアンプ列上に形成することで、切換領域におけるデータ線の入れ換えを容易にできる。 - 特許庁

The unidentified information stored in the binarization table 340 is selected, a cell on coordinates corresponding to the unidentified information is detected from the image data 31, the cell is binarized, and the unidentified information stored in the binarization table 340 is updated.例文帳に追加

そして、二値化テーブル３４０に記憶された二値化不明情報を選択し、その二値化不明情報に対応する座標上のセルを画像データ３１から検出し、そのセルを二値化して、二値化テーブル３４０に記憶された二値化不明情報を更新する。 - 特許庁

A memory system includes a memory cell array in which data are stored so as to be rewritable; and a register unit including one or more registers in which system information is stored so as to be rewritable, wherein a simultaneous access to the memory cell array and the register unit is executed according to an instruction code CC.例文帳に追加

本発明のメモリシステムは、データを書き換え可能に記憶するメモリセルアレイと、システム情報を書き換え可能に保持する一又は複数のレジスタからなるレジスタ部とを備え、命令コードＣＣに応じてメモリセルアレイとレジスタ部の同時アクセス動作を実行する。 - 特許庁

A defective address storing circuit 108 stores a defective address of the memory cell array 101, input/output terminals to which data corresponding to the address is to be inputted and outputted, and a column set number in the redundant cell array to be replaced corresponding to this input/output terminal.例文帳に追加

不良アドレス記憶回路１０８は、メモリセルアレイ１０１の不良アドレスとこれに対応するデータの入出力がなされるべき入出力端子及び、この入出力端子に対応して置換されるべき冗長セルアレイのなかのカラムセット番号を記憶する。 - 特許庁

A first state signal is outputted to the input/output terminal during a term in which erasing voltage is supplied to the nonvolatile memory cell existing in the selected block of 1 and erasing of data stored in the nonvolatile memory cell existing in the selected block of 1 is completed.例文帳に追加

選択された１のブロックにある不揮発性メモリセルに消去電圧を供給し、選択された１のブロックにある不揮発性メモリセルに格納されたデータの消去が完了するまでの期間、入出力端子に第１状態信号が出力される。 - 特許庁

To provide a semiconductor memory, in which the influence of a write-in noise for read-out operation of an adjacent cell can be reduced and stable operation can be performed, by fixing an adjacent complementary bit line to the prescribed voltage, in the case of write-in of data for a storing cell.例文帳に追加

記憶セルへのデータ書き込みの際に、隣接する相補ビット線を所定電圧に固定することにより、隣接セルの読み出し動作への書き込みノイズの影響を低減して安定動作を図ることができる半導体集積回路装置を提供すること - 特許庁

When an ATM interface control section 6 receives the encryption instruction from the control section 2, the control section 6 sets an encryption complete flag to a PTI section in a header part of an ATM cell and transmits the resulting cell to an ATM interface via a 3rd transmission reception data storage means 7 and a driver/receiver 8.例文帳に追加

ＡＴＭインタフェ−ス制御部６は制御部２から暗号化指示を受けると、ＡＴＭセルのヘッダ部内ＰＴＩ部に暗号済フラグをセットし、ＡＴＭインタフェ−スに第３の送受信デ−タ記憶手段７及びドライバ／レシーバ８を介して送信する。 - 特許庁

In the remote side ATM communication equipment b30, the transmitted OAM cell of a loop setting request is received, the loop of the data transmission route is set and the OAM cell for indicating a loop setting response is prepared and returned to the ATM communication equipment a10 on the center side (step 220).例文帳に追加

リモート側ＡＴＭ通信装置ｂ３０では、送られてきたループ設定要求のＯＡＭセルを受信してデータ伝送ルートのループを設定し、ループ設定応答を示すＯＡＭセルを作成して、センタ側のＡＴＭ通信装置ａ１０へ返信する（ステップ２２０）。 - 特許庁

A chip is provided with an SRAM 1 in which a defective cell can be replaced by a redundancy cell, a fuse data transfer circuit 2 outputting information about the program (blow) of a plurality of fuses in the chip, shift registers 3, 4, a shift clock generating circuit 5, and a reset signal generating circuit 6.例文帳に追加

チップは、不良セルを冗長セルに置換可能なSRAM１と、チップ内の複数のヒューズのプログラム（ブロー）に関する情報を出力するヒューズデータ転送回路２と、シフトレジスタ３，４と、シフトクロック発生回路５と、リセット信号発生回路６とを備えている。 - 特許庁

This sense amplifier (38) comprises differential amplifiers (Q5, Q6) provided with first and second input nodes (74, 75), and reads out data in a multiple-state memory cell (RM) of a resistive memory array (30) responding to read-out voltage (VR) applied to both ends of the memory cell (RM) being sensed.例文帳に追加

第1と第2の入力ノード(74,75)を備えた差動増幅器(Q5,Q6)を含み、センシングされるメモリセル(Ｒ_Ｍ)の両端に印加される読み取り電圧(VR)に応答して、抵抗性メモリアレイ(30)の複数状態メモリセル(Ｒ_Ｍ)のデータを読み取るためのセンス増幅器(38)が提供される。 - 特許庁

Failure information for indicating a failure memory cell (x mark) at a data storage part 1a of a memory to be tested is read from a failure memory 2a, and is counted for each of column and row addresses to obtain failure memory cell count values 3d and 3e of the column and row addresses, respectively.例文帳に追加

被試験メモリのデータ記憶部１ａでの不良メモリセル（×印）を表わす不良情報を不良メモリ２ａから読み出し、行及び列アドレス毎にカウントして列アドレスの不良メモリセルカウント値３ｄ、行アドレスの不良メモリセルカウント値３ｅを得る。 - 特許庁

When the output of a detection cell 20 or projection data is added, the detection cell 20 is provided with different gain so that difference is introduced to the added signal.例文帳に追加

ＣＴ装置に於ける走査によって得られたデータによって表される検出セル出力のｚー勾配の変動を補正する装置と方法であって、この発明の一面では、補正係数と初期誤差係数の組合せに基づく最終誤差係数が、データに適用される。 - 特許庁

Based on the image data, compositions such as a computing cell and a binding factor included in the schematic diagram are extracted (S3), contents of a soft cell performing computing and processing are analyzed (S4), and the binding factor is analyzed for grasping a binding condition between the respective soft cells.例文帳に追加

この画像データに基づいて、系統図に含まれる演算セル、結合要素等の構成要素を抽出し（Ｓ３）、その中で演算や処理を担うソフトセルの内容を解析し（Ｓ４）、さらに結合要素を解析して各ソフトセル同士の結合状態を把握する（Ｓ５）。 - 特許庁

When a second ATM reception processing section 159 detects a transmission error of the ATM cells, a retransmission request cell generating section 160 generates a retransmission request cell to which information capable of specifying data received latest by a second packet reception processing section 151 is attached.例文帳に追加

第２のＡＴＭ受信処理部１５９でＡＴＭセルの伝送エラーが検知されると、再送要求セル生成部１６０は第２のパケット受信処理部１５１が直近に受信したデータを特定できる情報を付加した再送要求セルを生成する。 - 特許庁

Continuous copying/sticking actions between the copy original cell range and one or multiple copy address cell ranges are determined by a spread sheet user, and the data required for these actions are recorded by using a common repository called a 'continuous copying/sticking table'.例文帳に追加

スプレッドシート・ユーザによって、コピー元セル範囲と１つまたは複数のコピー先セル範囲との間で持続的にコピー貼付け操作を行うことが決定され、「持続的コピー貼付けテーブル」と呼ばれる共通リポジトリを使用して、この操作に必要なデータが記録される。 - 特許庁

To provide a memory cell, a storage circuit block, a data write method and data read method in which production yield is high, cost is low, reliability is high, and the chip area can be reduced by reducing the number of metal wiring layers.例文帳に追加

本発明の目的は、金属配線層の数を減らし、製造歩留まりが高く、コストが安く、信頼性が高く、チップ面積の縮小を可能とするメモリセル、記憶回路ブロック、データの書き込み方法及びデータの読み出し方法を提供することにある。 - 特許庁

In recording a moving picture on an optical disk, text data are recorded and video recording start date and hour, video recording end date and hour, a source name or a channel number are also recorded as essential (primary) text data in each program or cell being a video recording unit with alphameric characters.例文帳に追加

光ディスクに動画を記録する際に、テキストデータを記録するとともに、必須（プライマリ）テキストデータとして録画開始日時、録画終了日時、ソース名あるいはチャンネル番号を録画の単位のプログラムあるいはセルごとに英数字で記録する。 - 特許庁

Thereby, potential variation of a floating node at the time of holding data in a cross point type ferroelectric memory is prevented, while in an amplification type memory having a sense transistor Ts, timing control of data read-out operation from a memory cell can be simplified remarkably.例文帳に追加

これにより、クロスポイント型強誘電体メモリにおけるデータ保持時の浮遊ノードの電位変動を防ぐとともに、センストランジスタＴｓを有する増幅型のメモリにおいて、メモリセルからのデータ読出動作のタイミング制御を著しく簡略化させる。 - 特許庁

The control circuit 1 perform read/write of data with a unit of n memory cells 3 (n is an integer ≥2) in the first storage area 2A, and performs read/write of data with a unit of one memory cell 3 in the second storage area 2B.例文帳に追加

制御回路１は、第１記憶領域２Ａ中のｎ個（ｎは２以上の整数）のメモリセル３を単位としてデータの読み書きを実行し、また、第２記憶領域２Ｂ中の１個のメモリセル３を単位としてデータの読み書きを実行する。 - 特許庁

To provide a semiconductor memory device in which a characteristic for holding data of a memory cell is not deteriorated by preventing overlap of shifting to a non-activation state and data access by address transition without causing delay of an access time, and to provide its control method.例文帳に追加

アクセス時間の遅れを伴うことなく非活性化状態への移行とアドレス遷移によるデータアクセスとの重なりを防止して、メモリセルのデータ保持特性を悪化させることのない半導体記憶装置とその制御方法を提供すること - 特許庁

An MFP (Multi Function Peripheral) 1 reads N of two dimensional codes 21a, 22a, ..., and holds and connects data expressing that a cell is white or black at arrangement position (i, j) in each 2-dimensional code as C(1 i, j), C(2 i, j), ..., to generate N bit data D(i, j).例文帳に追加

ＭＦＰ１は、Ｎ個の２次元コード２１ａ、２２ａ・・・を読み取り、各２次元コードにおける配置位置（ｉ，ｊ）のセルが白か黒かに応じたデータをＣ（１，ｉ，ｊ）、Ｃ（２，ｉ，ｊ）・・・として保持、連結してＮビットデータＤ（ｉ，ｊ）を生成する。 - 特許庁

The crossbar circuit has an array of data input routes 12 and data output routes 50, and at each intersection, a crossbar cell 20 including a configuration storage circuit programmable to store a routing value, a transmission circuit, and an arbitration circuit is provided.例文帳に追加

クロスバー回路はデータ入力経路１２およびデータ出力経路５０のアレイを有し、各交差点にはルーティング値を記憶するようにプログラム可能な構成記憶回路と、伝送回路と、アービトレーション回路とを備えるクロスバーセル２０が提供される。 - 特許庁

The ATM cell distribution control device 100 is provided with a data memory 104 for storing inputted cells, an address managing part 108 for managing the addresses of the data memory 104 in each sort of cells, an input interface 102, and an output interface 106.例文帳に追加

ＡＴＭセル分配制御装置１００は、入力されるセルを格納するデータメモリ１０４、データメモリ１０４のアドレスを、セルの種別毎に管理するアドレス管理部１０８、入力インタフェース部１０２及び出力インタフェース部１０６を備える。 - 特許庁

Also, when the trigger input is made by voice, whether or not the voiceprint is made coincident with preliminarily registered voiceprint information is discriminated (S4, S5), and only when they are made coincident with each other, the data in an area recorded in a small cell size among the image data of the two-dimensional code are decoded (S6).例文帳に追加

又、音声ならば、その声紋が予め登録された声紋情報と一致するか判別し（Ｓ４，Ｓ５）、一致した場合のみ、二次元コードの画像データの内で小さなセルサイズで記録された領域のデータをデコードする（Ｓ６）。 - 特許庁

In a data processor 1, a user area (block A) 19 where a user programs data and a firmware area (block) 20 where a program for controlling the writing/deleting/reading of the block A is stored are installed in the cell array area 9 of a flash memory 7.例文帳に追加

データ処理装置１は、フラッシュメモリ７のセルアレイ領域９内に、ユーザがデータをプログラムするユーザ領域（ブロックＡ）１９と、ブロックＡの書込み／消去／読出しを制御するためのプログラムが記憶されたファームウエア領域（ブロックＢ）とを設ける。 - 特許庁

To reduce a data size while maintaining necessary and sufficient image quality for evaluation for moving image data of an object used for evaluation when evaluating the object performing periodic motion, such as pulsation of a myocardium cell sheet.例文帳に追加

心筋細胞シートの拍動のように周期的な運動を行う物体を評価するのに際して、評価に用いる物体の動画像データについて、評価のために必要十分な画像品質を維持したうえでデータサイズの縮小を図る。 - 特許庁

The data writing circuit is provided with a buffer circuit including serially connected first and second output transistors and for outputting a write signal to write data in a memory cell, and a control circuit for controlling the buffer circuit.例文帳に追加

データ書き込み回路には、直列接続された第１出力トランジスタと第２出力トランジスタとを有し、メモリセルにデータを書き込むための書き込み信号を出力するバッファ回路と、このバッファ回路を制御する制御回路とが設けられている。 - 特許庁

The first selection circuit inputs an input signal inputted from an external circuit and a setting data signal outputted from a storage cell provided in an internal circuit and selects and outputs the setting data signal when the internal circuit is tested.例文帳に追加

第１選択回路は、外部回路から入力される入力信号と、内部回路に備えられる記憶素子から出力される設定データ信号とを入力し、内部回路を試験するとき設定データ信号を選択して出力する。 - 特許庁