「channel region」に関連した英語例文の一覧と使い方(58ページ目) - Weblio英語例文検索

This erasing method performs writing and erasure and then writing and erasure at least once or several times, after the erasure as operation for erasure which can improves the convergence of an erasure Vth of a memory transistor, including charge storage means which are made discrete in plane in a gate insulating film interposed of a channel formation region and a gate electrode of a semiconductor.例文帳に追加

半導体のチャネル形成領域とゲート電極との間に介在するゲート絶縁膜内に平面的に離散化された電荷蓄積手段を含むメモリトランジスタに対し、その消去Ｖthの収束性向上ができる消去時のオペレーションとして、書き込み−消去、消去後に少なくとも１回の書き込み−消去、または複数回の書き込み−消去を行う。 - 特許庁

A waveguide forming region 10 which is composed of the successive connection of an optical input waveguide 2, a first slab waveguide 3, an array waveguide 4 composed of a plurality of channel waveguides 4a of which the relative lengths are different from each other by prescribed values, a second slab waveguide 5 and a plurality of optical output waveguides 6 is formed on a substrate 1.例文帳に追加

光入力導波路２と、第１のスラブ導波路３と、互いの長さが設定量異なる複数のチャンネル導波路４ａを並設してなるアレイ導波路４と、第２のスラブ導波路５と、複数の並設した光出力導波路６とを順に接続してなる導波路形成領域１０を基板１上に形成する。 - 特許庁

The nonvolatile memory 100 comprises a gate insulation layer 22 provided on the channel region of a semiconductor layer 10, a gate conductive layer 14 provided on the gate insulation layer 22, first conductivity type first and second impurity regions 24 and 34 provided on the semiconductor layer 10 to sandwich the gate conductive layer 14, and a bit conductive layer 80.例文帳に追加

不揮発性記憶装置１００は、半導体層１０のチャネル領域上に設けられ、ゲート絶縁層２２と、ゲート絶縁層２２上に設けられたゲート導電層１４と、ゲート導電層１４を挟むように半導体層１０に設けられた第１導電型の第１および第２不純物領域２４，３４と、ビット導電層８０とを含む。 - 特許庁

The device 18 for cleaning a nozzle plate 10 comprises a wipe liquid tank 13 for storing wipe liquid 19 and capable of bringing about such a state as the wipe liquid 19 touches the entire cleaning object region of the nozzle plate 10, and a wipe liquid channel 15 as a means for discharging the wipe liquid 19 from the wipe liquid tank 13.例文帳に追加

ノズルクリーニング装置１８は、ノズルプレート１０をクリーニングするための装置であって、ワイプ液１９を内部にためることができ、ノズルプレート１０のクリーニング対象領域の全域にワイプ液１９が当接した状態とすることが可能なワイプ液槽１３と、ワイプ液槽１３からワイプ液１９を排出するためのワイプ液排出手段としてのワイプ液流路１５とを備える。 - 特許庁

The semiconductor device fabrication method is provided with a process for introducing indium (In) into a channel region of a silicon substrate 1 and a subsequent process for forming a gate oxide film 5 on the silicon substrate 1 by implementing heat treatment at a higher temperature (about 1,000°C) than that at which a viscous flow of the silicon oxide film occurs.例文帳に追加

この半導体装置の製造方法は、シリコン基板１のチャネル領域に、インジウム（Ｉｎ）を導入する工程と、その後、シリコン酸化膜の粘性流動が起こる温度以上の温度（約１０００℃）で熱処理することによって、シリコン基板１の主表面上にゲート酸化膜５を形成する工程とを備えている。 - 特許庁

Nitrogen is introduced into a surface on a side opposing to the channel region of the gate electrode layer 7 and the gate insulating layer 5, so that nitrogen distribution has a concentration peak at a boundary of the gate electrode layer 7 and the gate insulating layer 5, and has the highest concentration at the part touching the gate insulating layer 5 in the gate electrode layer 7.例文帳に追加

窒素濃度分布がゲート電極層７とゲート絶縁層５との境界において濃度ピークを有するように、かつゲート電極層７内においてはゲート絶縁層５に接する部分において最も高い濃度を有するように、ゲート電極層７のチャネル領域と対向する側の表面とゲート絶縁層５とには窒素が導入されている。 - 特許庁

A current mirror type D/A converter circuit is constructed with transistor cells each including a MOS transistor, a gate region of which MOS transistor has folded stripe configuration in a plane view thereof, or a current flowing direction in a channel of which is a folded stripe in plane view.例文帳に追加

この発明は、ゲート領域が平面からみて折れ曲げられたストライブ状になっているＭＯＳトランジスタあるいはゲート領域に流れる電流の方向が平面からみて折り返されるストライプ状のチャネルを有するＭＯＳトランジスタを持つ多数のトランジスタセルを形成して、これらのトランジスタセルを用いてカレントミラー回路形のＤ／Ａを構成するものである。 - 特許庁

To obtain a highly reliable DRAM hybrid semiconductor device in which a good metal silicide layer capable of suppressing junction leak and channel leak of a transistor is formed on a lightly doped diffusion layer of the source-drain region at a DRAM part, and wiring resistance and contact resistance are reduced by increasing the area of the metal silicide layer.例文帳に追加

ＤＲＡＭ部において、接合リークおよびトランジスタのチャネルリークを抑制できる、良好な金属シリサイド層をソース・ドレイン領域の低濃度拡散層上に形成すると共に、この金属シリサイド層の面積を増大させて、配線抵抗の低減およびコンタクト抵抗の低減を図り、高速で信頼性の高いＤＲＡＭ混載半導体装置を得る。 - 特許庁

At this time, the channel regions C are defined as a first protrusion 301 and a second protrusion 302, both being separated by a center trench region 210 and mutually separated in the integrated circuit substrate 20, and the first protrusion 301 and the second protrusion 302 are extended to a distance from the integrated circuit substrate 20.例文帳に追加

この時、前記チャンネル領域Ｃは、前記集積回路基板２０に中心トレンチ領域２１０により分離されて間隔を置き相互離された第１突出部３０１及び第２突出部３０２で定義され、該第１突出部３０１及び第２突出部３０２は集積回路基板２０から遠くまで延長される。 - 特許庁

The outermost peripheral gate wiring 10 of a power MOSFET is formed parallel to one end side 5 of a silicon substrate 3, while a P layer 4 of the power MOSFET, an N^+ source layer 6, a channel region 15 and a gate electrode 8 are formed oblique to the end side 5 of the silicon substrate 3.例文帳に追加

パワーＭＯＳＦＥＴの最外周のゲート配線１０は、シリコン基板３の一端辺５に対して平行に形成され、前記パワーＭＯＳＦＥＴのＰ層４、Ｎ＋ソース層６、チャネル領域１５、及びゲート電極８は、シリコン基板３の一端辺５に対して斜め方向に傾斜して形成されている。 - 特許庁

Impurity concentration in the channel region 30 of an MOS transistor is set higher at the end of a surface depletion layer 26 than on the surface of a semiconductor substrate 20 by providing an impurity concentration profile of linear or higher order function or Gaussian distribution.例文帳に追加

ＭＯＳトランジスタのチャネル領域３０における不純物濃度を、深さ方向に対して１次以上の関数や、ガウス分布状などの形状を有する不純物濃度プロファイルを持たせて、半導体基板２０表面における不純物濃度よりも、表面空乏層２６端における不純物濃度を高くすることを特徴としている。 - 特許庁

The concentration of a low concentration N-type diffusion layer 14 of a drain electrode 26 that affects the characteristics of N channel high voltage MOS transistor 10 can be increased 50% by generating an overlapping region 36 at the border portion between a gate electrode 22 and the low concentration of N-type diffusion layer 14.例文帳に追加

ゲート電極２２と、ドレイン電極２６の低濃度Ｎ型拡散層１４との境界部分にオーバーラップ領域３６を設けることで、上記Ｎチャンネル高耐圧ＭＯＳトランジシタ１０の所謂トランジスタ特性に影響のある低濃度Ｎ型拡散層１４の濃度を約５０％増加することができる。 - 特許庁

Consequently, a dark current is prevented as much as possible from generating from an interface of a gate oxide film 41 of the first transfer MOS transistor 22, and simultaneously the dynamic range of a solid state imaging device is enlarged by using the charges stored in a floating diffusion region FD through the channel 31.例文帳に追加

これにより、第１の転送ＭＯＳトランジスタ２２のゲート酸化膜４１の界面から暗電流が発生するのを可及的に防止することと、経路３１を介してフローティングディフュージョン領域ＦＤに蓄積された電荷を用いて、固体撮像装置のダイナミックレンジを拡大することとを同時に実現する。 - 特許庁

The latch circuit includes a transistor 10 having a channel region formed of an oxide semiconductor (OS), and holds data at a node 11 electrically connected to an output terminal (Q terminal) and to one of the source and drain of the transistor 10 and brought to a floating state when the transistor 10 is turned off.例文帳に追加

ラッチ回路は、酸化物半導体（ＯＳ）によってチャネル領域が形成されるトランジスタ１０を有し、出力端子（Ｑ端子）並びにトランジスタ１０のソース及びドレインの一方に電気的に接続され、且つトランジスタ１０がオフ状態となることによって浮遊状態となるノード１１においてデータを保持する。 - 特許庁

Aerobic operation wherein the circulating flow and aeration stirring of a mixed liquid 6A by an aeration stirrer 2 and oxygen-free operation wherein only the circulating flow of the mixed liquid 6A by a propeller 30 immersed in the mixed liquid 6A are alternately performed to alternately hold the whole region of an endless circulating water channel 11 to an aerobic state and an oxygen-free state.例文帳に追加

曝気攪拌装置２により混合液６Ａの循環流動及び曝気攪拌が行われる好気運転と混合液６Ａ中に水没させたプロペラ３０により混合液６Ａの循環流動のみが行われる無酸素運転とを交互に行うことによって、無終端循環水路１１の全域を好気状態と無酸素状態とに交互に保持する。 - 特許庁

Separate bit lines BL0 and BL1 are connected to two memory cells M00 and M10 symmetrically positioned and having sources S commonly connected respectively, and two metal wiring lines (bit lines BL0 and BL1) are located for the width of a region occupied by one (M00 or M10) of the memory cells in a channel widthwise direction.例文帳に追加

ソースＳを共有し、対称の位置にある２つのメモリセルＭ００およびＭ１０に対して別個のビット線ＢＬ０およびビット線ＢＬ１をそれぞれ接続して、１つのメモリセルＭ００（またはメモリセルＭ１０）が占有する領域のチャネル幅方向の幅に対して２本のメタル配線（ビット線ＢＬ０およびビット線ＢＬ１）を配置する。 - 特許庁

The electrooptical apparatus 1 has, on a TFT array substrate (10), the transparent pixel electrode (9a), a TFT (30) connected thereto via the contact hole (85), and a capacitor line (300) which is laminated between the pixel electrode and the TFT to cover a channel region of the TFT from above and is notched so as to evade the contact hole when flatly viewed.例文帳に追加

電気光学装置は、ＴＦＴアレイ基板（１０）上に、透明な画素電極（９ａ）と、これにコンタクトホール（８５）を介して接続されたＴＦＴ（３０）と、画素電極とＴＦＴとの間に積層されておりＴＦＴのチャネル領域を上方から覆うと共に平面的に見てコンタクトホールを避けるように切り欠かれている容量線（３００）とを備える。 - 特許庁

Each of the first access transistor and the first transistor includes a semiconductor post which is formed on a substrate and extends vertically to the substrate surface, a gate electrode which is so formed as to enclose the semiconductor post in the direction parallel to the substrate surface, to form a channel region at the semiconductor post, and a source and drain connected respectively to a lower end or upper end of the semiconductor post.例文帳に追加

前記第１アクセストランジスタ及び前記第１トランジスタのそれぞれは、基板上に形成され、前記基板面に対して垂直に延びる半導体柱と、前記半導体柱を前記基板面に平行な方向で取り囲むように形成され、前記半導体柱にチャネル領域を形成させる、ゲート電極と、前記半導体柱の下端部又は上端部にそれぞれ接続されるソース及びドレインとを備える。 - 特許庁

A display control unit 4 reads the display data from the memory 6, and executes layout processing in order to display the displayable part of the display data in the high priority order in a displayable region per channel based on display condition data (display priority order or character picture size or the like) added to the display data, and allows a display part 5 to display the display data on a screen.例文帳に追加

表示制御部４は、メモリ６から表示データを読み出し、表示データに付加された表示条件データ（表示優先順位や文字画像サイズ等）に基づき、チャンネル当りの表示可能領域内に優先順位上位の表示データの内の表示可能な部分を表示するようにレイアウト処理を行い、表示部５に画面表示させる。 - 特許庁

The manufacturing method of a TFT has a process for forming semiconductor films 3a, 3b on a substrate 1 and has a process for implanting conductive impurities into the semiconductor films, by exposing the substrate to a plasma atmosphere 30 containing the conductive impurities for the semiconductor films in the state wherein at least a channel region of the semiconductor films is exposed to the plasma atmosphere.例文帳に追加

本ＴＦＴの製造方法は、基板１上に半導体膜３ａ，３ｂを形成する工程と、半導体膜の少なくともチャネル領域が露出した状態で、当該半導体膜に対する導電性不純物を含むプラズマ雰囲気３０中に基板を暴露して、導電性不純物を半導体膜に注入する工程を備える。 - 特許庁

The gate insulation film 13 is formed on the channel region 12 of a first conductivity (P type or N type) semiconductor layer 11; and a gate electrode 14 including a multilayer of a metallic member, a tantalum nitride layer 141, a tantalum layer 142 of body-centered cubic lattice phase, and a tantalum nitride layer 143 is provided on the gate insulation film 13.例文帳に追加

第１導電型（Ｐ型またはＮ型）の半導体層１１のチャネル領域１２上にゲート絶縁膜１３及びこのゲート絶縁膜１３上に金属部材、窒化タンタル層１４１、体心立方格子相のタンタル層１４２、窒化タンタル層１４３の積層を含むゲート電極１４が構成されている。 - 特許庁

In the method for forming the groove part for opening the container, the surfaces of the resin sheets 1a and 1b are irradiated with a laser L for forming the groove part and the forming range of the groove part along the irradiation direction is larger than the expanded quantity of the resin sheets 1a and 1b in the forming region of the flow channel 2.例文帳に追加

本発明に係る容器開口用溝部の形成方法は、樹脂製シート１ａ，１ｂの表面に向け、溝部形成用のレーザＬを照射し、かつレーザＬの照射による、その照射方向に沿った溝部の形成範囲が、流路２の形成部位における樹脂製シート１ａ，１ｂの膨出量より大きいことを特徴としている。 - 特許庁

An impurity element that gives one conductivity-type is contained in a layer closer to a gate insulating film out of highly crystalline layers so as to form a channel formation region in a highly crystalline layer to be formed later, not in a poorly crystalline layer to be formed at an initial stage when deposition is started, out of the microcrystal semiconductor films.例文帳に追加

微結晶半導体膜のうち、成膜を開始した当初に形成される結晶性の劣った層ではなく、その後に形成される結晶性の高い層においてチャネル形成領域が形成されるように、結晶性の高い層のうちゲート絶縁膜に近い層に、一導電型を付与する不純物元素を含ませる。 - 特許庁

To provide a neutron generator whose target casing is downsized by locating a target casing and a partition plate that divides the flow rate by guiding the flow of a liquid metal flowing from an inlet pipe to an outlet near the center of a heat release section of a target to use as a flow channel a heat release region where nucleuses of the target are crushed.例文帳に追加

本発明の目的は、ターゲットケーシングと入口管から流入した液体金属の流れを出口部に向かわせ流量配分する分配板を、ターゲット発熱部中央付近設置し、ターゲットが核破砕する発熱領域を流路として使用することによりターゲットケーシングを小型化した中性子発生装置を提供することにある。 - 特許庁

To provide a method by which a semiconductor device can be manufactured by using a laser-beam crystallization method which can prevent the remarkable fall of the mobility of a TFT due to grain boundaries formed in the channel forming region of the TFT, the decrease of an on-current, and the increase of an off-current, and to provide a semiconductor device manufactured by the method.例文帳に追加

ＴＦＴのチャネル形成領域に形成された粒界によりＴＦＴの移動度が著しく低下したり、オン電流が低減したり、オフ電流が増加したりするのを防ぐことができるレーザー結晶化法を用いた半導体装置の作製方法及び該作製方法を用いて形成された半導体装置の提供を課題とする - 特許庁

The organic light emitting display device includes the flexible substrate, the thin film transistors formed on the substrate, the thin film transistors include a pixel thin film transistor formed on the substrate and for driving a pixel and a driver circuit thin film transistor for driving a driver circuit and a longitudinal direction of a channel region of the pixel thin film transistor makes a direction and a predetermined angle in which the substrate is bent.例文帳に追加

フレキシブル可能な基板と、前記基板上に形成される薄膜トランジスターを含み、前記薄膜トランジスターは前記基板上に形成されて画素を駆動する画素薄膜トランジスターと、ドライバー回路を駆動するドライバー回路薄膜トランジスターを含み、前記画素薄膜トランジスターのチャンネル領域の長さ方向は前記基板が曲がる方向と所定角度を形成する。 - 特許庁

In the semiconductor device having a high performance field-effect transistor in which a channel region is formed of a carbon nanotube 1, chirality (n, m) of the carbon nanotube 1 is represented by n-m=3p+1, or n-m=3p-1 where p is an integer, and tensile or compression distortion occurs in the direction parallel with the carbon nanotube.例文帳に追加

チャネル領域がカーボンナノチューブ１で形成された電界効果トランジスタを有する半導体装置であって、カーボンナノチューブ１のカイラリティ（ｎ，ｍ）がｐを整数としてｎ−ｍ＝３ｐ＋１で、あるいは、ｎ−ｍ＝３ｐ−１で表され、カーボンナノチューブの軸と平行方向に引張り、あるいは、圧縮ひずみが加わっていることを特徴とする半導体装置。 - 特許庁

The method for fablicating the Multiple Gate Field Effect transistor structure includes the steps of preparing the SOI type substrate having at least one active semiconductor layer, the buried insulator and a carrier substrate, and forming from the semiconductor layer the fin-like structure on the insulator layer, the fin-like structure forming a region for the transistor channel of the Multiple Gate Field Effect transistor structure.例文帳に追加

該方法は、少なくとも１つの活性半導体層、埋込み絶縁体、およびキャリア基板を含むＳＯＩ型基板を用意するステップと、複数ゲート電界効果トランジスタ構造のトランジスタチャネルのための領域を形成するフィン状構造を、半導体層から前記絶縁体層上に形成するステップとを含む。 - 特許庁

In the thin film transistor, a laser beam oscillating continuously is applied to an amorphous semiconductor thin film where the concentration of carbon, nitrogen, and oxygen is equal to or less than 5×1019 cm-3, and a semiconductor thin film obtained by crystallization without melting the amorphous semiconductor thin film is used for a channel formation region.例文帳に追加

本発明は、炭素、窒素および酸素の濃度がいずれも５×１０^19ｃｍ^-3以下のアモルファス半導体薄膜に連続発振のレーザ光を照射し、該アモルファス半導体薄膜を溶融させることなく結晶化させて得た半導体薄膜をチャネル形成領域に用いたことを特徴とする薄膜トランジスタに関する発明である。 - 特許庁

The thin-film transistor 100 includes, as indicated in Fig.1, a substrate 11, a gate electrode 112, a gate insulating film 113, a semiconductor layer (channel region) 114, an etching stopper film 115, heavily doped amorphous silicon layers 116 and 117, a drain electrode 118, a source electrode 119, and lightly doped semiconductor layers 120 and 121.例文帳に追加

薄膜トランジスタ１００は、図１に示すように、基板１１と、ゲート電極１１２と、ゲート絶縁膜１１３と、半導体層（チャンネル領域）１１４と、エッチングストッパ膜１１５と、高濃度不純物含有アモルファスシリコン層１１６，１１７と、ドレイン電極１１８と、ソース電極１１９と、低濃度不純物含有半導体層１２０，１２１を備える。 - 特許庁

The nonvolatile semiconductor storage device is provided with: a charge storage layer 11 formed on a channel region of a semiconductor substrate 10; a control gate electrode 30 formed on the charge storage layer 11; a spacer layer 17 formed on the control gate electrode 30; and a word gate electrode 20 formed on the sides of the control gate electrode 30 and spacer layer 17 via an insulation layer 15.例文帳に追加

不揮発性半導体記憶装置は、半導体基板１０のチャネル領域上に形成された電荷蓄積層１１と、電荷蓄積層１１上に形成されたコントロールゲート電極３０と、コントロールゲート電極３０上に形成されたスペーサ層１７と、コントロールゲート電極３０及びスペーサ層１７の側方に絶縁層１５を介して形成されたワードゲート電極２０とを具備する。 - 特許庁

The method includes steps of forming a gate oxide layer which is arranged on a channel region, forming a first metal layer which is arranged on the gate oxide layer and has a first thickness, forming a second metal layer which is arranged on the first metal layer and has a second thickness, and setting a gate work function corresponding to the combination of the first and second thicknesses.例文帳に追加

方法は、チャネル領域上に配置されるゲート酸化物層を形成するステップと、ゲート酸化物層上に配置される第１厚さを有する第１金属層を形成するステップと、第１金属層上に配置される第２厚さを有する第２金属層を形成するステップと、第１厚さおよび第２厚さの組み合わせに応じるゲート仕事関数を設定するステップとを含む。 - 特許庁

A gate electrode is of a laminated structure, and the semiconductor device with high reliability is realized, by independently preparing a TFT (a n-channel TFT) having a lightly-doped region that is superimposed on the gate electrode via a gate insulating film, and a TFT (TFT in a pixel part) that does not overlap with the gate electrode in each circuit.例文帳に追加

ゲート電極を積層構造とし、それぞれの回路においてゲート絶縁膜を介してゲート電極と重なる低濃度不純物領域を有するＴＦＴ（駆動回路におけるｎチャネル型ＴＦＴ）とゲート電極と重ならない低濃度不純物領域を有するＴＦＴ（画素部におけるＴＦＴ）とを作りわけることにより、信頼性の高い半導体装置を実現する。 - 特許庁

A semiconductor device 1 includes an NMISFET region 3 including a GOI layer 6 or a Ge layer 8 wherein a triangular cross section thereof along a direction perpendicular to a direction in which a channel current flows, two of surfaces thereof are (111) planes and the other surface is a (100) plane, and an Si layer 7 formed on the (100) plane.例文帳に追加

チャネル電流が流れる方向に対して垂直方向の断面が三角形状をしており、その２面が（１１１）面で、残りの１面が（１００）面であるＧＯＩ層６またはＧｅ層８と、前記（１００）面上に形成されたＳｉ層７と、を備えたＮＭＩＳＦＥＴ領域３を備えたこと、を特徴とする半導体装置１。 - 特許庁

Furthermore, this device has a forward bias voltage supply means (row bias circuit) 21, which supplies a forward bias voltage having a voltage value reducing an off-leak current from an unselected cell to the gate electrodes of the unselected memory transistors M12 and M22 among the memory transistors M11 to M22, in the direction of the forward bias to the channel formation region.例文帳に追加

読み出し時に、複数のメモリトランジスタＭ１１〜Ｍ２２のうち非選択のメモリトランジスタＭ１２，Ｍ２２のゲート電極に、チャネル形成領域に対し順バイアスとなる方向で、かつ、非選択セルからのオフリーク電流を低減する電圧値の順バイアス電圧を供給する順バイアス電圧供給手段（行バイアス回路）２１を有する。 - 特許庁

To provide a fuel battery, capable of effectively restraining an edge that protrudes from an end face of a porous body forming a gas-flow channel layer from piercing a gas diffusion layer (diffusion layer base material), constituting at least the power generation region of an electrode body, while maintaining a given compression force at stacking, even if a compression force is intensively made to act from the edge.例文帳に追加

スタッキング時の所与の圧縮力を維持しながら、ガス流路層を形成する多孔体の端面から突出するエッジから集中的に圧縮力が作用した場合でも、少なくとも電極体の発電領域を構成するガス拡散層（拡散層基材）に該エッジが突き刺さることを効果的に抑止することのできる燃料電池を提供する。 - 特許庁

In the optical wavelength multiplexing and branching device provided with an optical circuit which has an array waveguide grating 3 consisting of a plurality of channel waveguides, input side slab waveguides 2 connected to the array waveguide grating, and output side slab waveguides 5 connected to the array waveguide grating, the input side slab waveguides 2 or the output side slab waveguides 5 is provided with an approximately circular refractive index control region 55.例文帳に追加

複数のチャネル導波路からなるアレイ導波路回折格子３と、このアレイ導波路回折格子に接続される入力側スラブ導波路２と、アレイ導波路回折格子に接続される出力側スラブ導波路５とを有する光回路を備えた光波長合分波器において、入力側スラブ導波路２または出力側スラブ導波路５に概ね円形の屈折率制御領域５５を設けた。 - 特許庁

A gate insulating film is formed over a gate electrode, and a microcrystalline semiconductor film which functions as a channel formation region is formed over the gate insulating film, and a buffer layer is formed over the microcrystalline semiconductor film, and a pair of source and drain regions are formed over the buffer layer, and a pair of the source and drain electrodes in contact with the source and drain regions are formed.例文帳に追加

ゲート電極上にゲート絶縁膜が形成され、ゲート絶縁膜上にチャネル形成領域として機能する微結晶半導体膜が形成され、微結晶半導体膜上にバッファ層が形成され、バッファ層上に一対のソース領域及びドレイン領域が形成され、ソース領域及びドレイン領域に接する一対のソース電極及びドレイン電極が形成される。 - 特許庁

A gate insulating film 12 and a gate electrode 13 are formed on a first conductivity-type semiconductor substrate 11, charge holders 61 and 62 are formed on side walls of the gate electrode 13, respectively, second conductivity-type diffusion regions 17 and 18 are provided to the semiconductor substrate 11, and a channel region 41 is arranged in the semiconductor substrate 11 under the gate electrode 13.例文帳に追加

第１導電型の半導体基板１１上にゲート絶縁膜１２、ゲート電極１３を形成し、ゲート電極１３の両側壁に電荷保持部６１，６２を形成し、半導体基板１１に第２導電型の拡散層領域１７，１８を形成し、半導体基板１１のゲート電極１３下にチャネル領域４１を配置する。 - 特許庁

To provide a method for forming a semiconductor device which uses a laser crystallizing method capable of preventing a grain boundary from being formed in a channel forming region of a TFT, preventing the mobility of a TFT from being markedly decreased by the grain boundary, and preventing a decrease in on-current and an increase in off-current, and to provide a semiconductor device formed by using the forming method.例文帳に追加

ＴＦＴのチャネル形成領域に粒界が形成されるのを防ぎ、粒界によってＴＦＴの移動度が著しく低下したり、オン電流が低減したり、オフ電流が増加したりするのを防ぐことができるレーザー結晶化法を用いた、半導体装置の作製方法及び該作製方法を用いて作製された半導体装置の提供を課題とする。 - 特許庁

A crystal defect caused by the implantation of a fluorine ion can be recovered to decrease the leak level of the p-channel MOS transistor and a fluctuation in the leak by the steps of implanting a fluorine ion for forming the fluorine ion implantation region, implanting ion for forming a p-tyep LDD6, and heat treating before forming side walls of gate electrodes 3, 23 at temperatures not less than 900°C.例文帳に追加

フッ素イオン注入領域形成用のフッ素イオン注入、ｐ型ＬＤＤ６形成用のイオン注入後で、かつ、ゲート電極３，２３のサイドウォールの形成前に９００℃以上の熱処理を行うことにより、フッ素イオン注入による結晶欠陥を回復することが出来，その結果ｐチャネル型ＭＯＳトランジスタのリークレベルを低くすることができ，かつリークのばらつきも小さくできる。 - 特許庁

In the manufacturing method of a thin-film transistor, using a semiconductor thin film as a channel formation region, the semiconductor thin film is obtained by applying ultraviolet laser beams to an amorphous semiconductor thin-film having the concentrations of carbon, nitrogen, and oxygen equal to 1×1019 cm-3 or smaller and by setting the peak value of Raman shift to a move number of 515 cm-1 or smaller.例文帳に追加

本発明は、半導体薄膜をチャネル形成領域に用いた薄膜トランジスタの作製方法であって、前記半導体薄膜は、炭素、窒素および酸素の濃度がいずれも１×１０^19ｃｍ^-3以下のアモルファス半導体薄膜に紫外レーザ光を照射して、ラマンシフトのピーク値を５１５ｃｍ^-1以下の波数にせしめて得た半導体薄膜であることを特徴とするものである。 - 特許庁

In the thin-film transistor, the length direction of a crystal particle size that composes semiconductor thin films 3 (3A and 3B) comprising a polycrystalline silicon thin film formed by laser crystallization is aligned along the running direction of a carrier that runs in a channel region 4 of a P- and N-type MOS transistors 23 and 24 of a CMOS transistor 25 composing an inverter.例文帳に追加

開示されている薄膜トランジスタは、レーザ結晶化により形成された多結晶シリコン薄膜から成る半導体薄膜３（３Ａ、３Ｂ）を構成している結晶粒子サイズの長さ方向は、インバータを構成しているＣＭＯＳトランジスタ２５のＰ型ＭＯＳトランジスタ２３及びＮ型ＭＯＳトランジスタ２４のチャネル領域４を走行するキャリアの走行方向に沿って揃えられている。 - 特許庁

To provide a manufacturing method of a semiconductor device, and a semiconductor device manufactured by using the manufacturing method, in which a laser crystallization method is used that is capable of preventing the formation of grain boundaries in a TFT channel formation region, and capable of preventing conspicuous drops in TFT mobility, reduction in an on-current and increases in an off-current, that are caused by the grain boundaries.例文帳に追加

ＴＦＴのチャネル形成領域に粒界が形成されるのを防ぎ、粒界によってＴＦＴの移動度が著しく低下したり、オン電流が低減したり、オフ電流が増加したりするのを防ぐことができるレーザー結晶化法を用いた、半導体装置の作製方法及び該作製方法を用いて作製された半導体装置の提供を課題とする。 - 特許庁

Accordingly, a depletion layer formed by the channel layer 37 in a drift layer 33 and a depletion layer formed by the resurf region 52 in the drift layer 33 are smoothly linked at around a boundary between the IGBT cell 10 and the diode cell 20 thereby easing electric field concentration at around the boundary to ensure the breakdown voltage of the semiconductor device.例文帳に追加

これにより、チャネル層３７によってドリフト層３３に形成される空乏層とリサーフ領域５２によってドリフト層３３に形成される空乏層とがＩＧＢＴセル１０とダイオードセル２０との境界付近で滑らかに接続されるので、当該境界付近における電界集中を緩和することができ、半導体装置の耐圧を確保することができる。 - 特許庁