「channel region」に関連した英語例文の一覧と使い方(59ページ目) - Weblio英語例文検索

A subjective demand forecast calculation section 7 retrieves sales plans 11 of the respective sales customers 11a, sales plans 12 of sakes companies 12a as broken down by region and channel, sales plans 13 of the sales departments 13a of manufacturing and sales companies, or the like, out of the database 5, and corrects the objective demand forecast 21 for the preparation of a subjective demand forecast 30.例文帳に追加

主観的需要予測計算部７は、各販売取引先１１ａの販売計画１１、各地域別チャネル別販売会社１２ａの販売計画１２、及び生産販売会社営業部門１３ａの販売計画１３等をデータベース５から読み出して、客観的需要予測２１を補正し、主観的需要予測３０を立てる。 - 特許庁

A base station device 10 includes an adjoining determination part 30 for selecting two or more sub channels adjoining each other in a frequency region among two sub channels (allocation channel) allocated to each mobile station apparatus 12, and performs communications with the each mobile station apparatus 12 further using a guard band provided between the two or more selected sub channels of by the adjacent determination part 30.例文帳に追加

基地局装置１０は、各移動局装置１２に割り当てる２つのサブチャネル（割当チャネル）のうち、周波数方向に隣り合う２つ以上のサブチャネルを選出する隣接判定部３０を含み、隣接判定部３０により選出される２つ以上のサブチャネルそれぞれの間に設けられたガード帯域をさらに用いて、各移動局装置１２と通信を行う。 - 特許庁

Since one of a source electrode or a drain electrode is formed on the main surface of the substrate and the other is formed on the rear of the substrate, the connection region of the other electrode becomes unnecessary on the main surface of the substrate, a channel width can be enlarged with the same chip area, so that the on-state resistance of the transistor can be reduced.例文帳に追加

しかも、ソース電極，ドレイン電極の一方を半導体基板主面に設け、他方を半導体基板の裏面に設けることによって、半導体基板主面では他方の電極の接続領域が不用となるため、同一のチップ面積でチャネル幅を拡大することができるので、トランジスタのオン抵抗を低減させることが可能となる。 - 特許庁

The method has a process for making a region, which becomes the channel of a single-crystal silicon layer of a semiconductor substrate where the single-crystal silicon layer is formed in a surface thereof thinner than other regions, a process for introducing vacant lattice defects into the single-crystal silicon layer and a process for etching the surface of the single-crystal silicon layer chemically.例文帳に追加

表面に単結晶シリコン層が形成された半導体基板の前記単結晶シリコン層のチャネルとなる領域の膜厚を他の領域よりも薄くする工程と、前記単結晶シリコン層に空格子欠陥を導入する工程と、前記単結晶シリコン層の表面を化学的にエッチングする工程と、を備えたことを特徴とする。 - 特許庁

To provide a process for fabricating a semiconductor device using a laser crystallization process for preventing formation of a grain boundary in the channel forming region of a TFT, significant lowering in mobility of the TFT due to the grain boundary, reduction of on current, or increase of off current, and to provide a semiconductor device fabricated by that method.例文帳に追加

ＴＦＴのチャネル形成領域に粒界が形成されるのを防ぎ、粒界によってＴＦＴの移動度が著しく低下したり、オン電流が低減したり、オフ電流が増加したりするのを防ぐことができるレーザー結晶化法を用いた、半導体装置の作製方法及び該作製方法を用いて作製された半導体装置の提供を課題とする。 - 特許庁

In manufacture of a semiconductor device having a transistor using an oxide semiconductor for a channel formation region, after an oxide semiconductor film is formed, a conductive film using metal, a metal compound, or an alloy that can absorb or adsorb moisture, a hydroxy group, or hydrogen etc., is formed so as to overlap with the oxide semiconductor film sandwiching an insulating film in between.例文帳に追加

酸化物半導体をチャネル形成領域に用いたトランジスタを有する半導体装置の作製において、酸化物半導体膜を形成した後、水分、ヒドロキシ基、または水素などを吸蔵或いは吸着することができる金属、金属化合物または合金を用いた導電膜を、絶縁膜を間に挟んで酸化物半導体膜と重なるように形成する。 - 特許庁

In one embodiment of the irregular-surfaced structure, the region confined by the surface of the base 20 and the surfaces of the protrusions 30 serves as a channel, and a catalyst 40 is supported on the principal plane of the base 20 and the surfaces of the protrusions 30, so that the amount of the catalyst 40 supported per unit volume can be increased.例文帳に追加

この表面凹凸状構造体は、例えば、その基体２０の表面及び前記凸部３０の表面によって画定される領域が物質が流れる流路とされ、その基体２０の主面及び前記凸部３０の表面に触媒４０が担持されるため、単位体積当たりの触媒４０の担持量を増大させることができる。 - 特許庁

This field-effect transistor includes a source 43 formed in the sidewall of a trench, a drain 42 formed in the semiconductor main body and provided with a surface in common with the upper face of the semiconductor main body, a channel region including both vertical and horizontal parts, and a polycrystalline silicon gate at the upper part of the trench.例文帳に追加

この電界効果トランジスタは、トレンチの側壁内に形成されたソース４３、半導体本体内に形成された、そして半導体本体の上面と共通の表面を有するドレイン４２、及び垂直と水平の両方の部分を含むチャネル領域、及びトレンチの上部の多結晶シリコンゲートとを含んでいる。 - 特許庁

To provide a method for fabricating a semiconductor device employing a laser crystallization process capable of preventing formation of a grain boundary in the channel forming region of a TFT, significant lowering in mobility of the TFT due to the grain boundary, reduction of on current and increase of off current, and to provide a semiconductor device fabricated by that method.例文帳に追加

ＴＦＴのチャネル形成領域に粒界が形成されるのを防ぎ、粒界によってＴＦＴの移動度が著しく低下したり、オン電流が低減したり、オフ電流が増加したりするのを防ぐことができるレーザー結晶化法を用いた、半導体装置の作製方法及び該作製方法を用いて作製された半導体装置の提供を課題とする。 - 特許庁

In a trench-gate IGBT of the so-called "thinned structure", wherein a channel region is thinned, a gate insulating film 6 and a gate electrode 7 are formed within a trench 5 forming a trench gate, the gate electrode 7 is made of a material, such as SiC having thermal conductivity higher than that of PolySi.例文帳に追加

トレンチゲート型であって、チャネル領域が間引かれたような構造である、いわゆる間引き構造のＩＧＢＴにおいて、トレンチゲートを構成するトレンチ５の内部に形成されたゲート絶縁膜６と、ゲート電極７のうち、ゲート電極７をＰｏｌｙＳｉよりも高熱伝導率である材料、例えば、ＳｉＣで構成する。 - 特許庁

A CMOS image sensor (imaging device) 100 includes a PD unit 11 for generating charges by photoelectric conversion, and a charge transfer region 10a (a transfer channel 10 under a transfer gate electrode 14, a multiplication gate electrode 15, a transfer gate electrode 16, and an accumulation gate electrode 17) that includes an electron multiplication unit 10c for multiplying charges.例文帳に追加

このＣＭＯＳイメージセンサ１００（撮像装置）は、光電変換により電荷を生成するＰＤ部１１と、電荷を増倍するための電子増倍部１０ｃを含む電荷転送領域１０ａ（転送ゲート電極１４、増倍ゲート電極１５、転送ゲート電極１６および蓄積ゲート電極１７下の転送チャネル１０）とを備える。 - 特許庁

A half band channel(HBCH) table 31 replaces two frequency codes corresponding to the center frequencies of two perch channels each having an overlapped frequency range with respect to the frequency spectrum adjacent to each other in a frequency region with one frequency code corresponding to a median of the center frequencies of the two perch channels and records the result.例文帳に追加

ＨＢＣＨテーブル３１は、周波数領域において互いに隣接して周波数スペクトルが重なり合う周波数範囲を有する２つの止まり木チャンネルの中心周波数に対応する２つの周波数コードを、２つの止まり木チャンネルの中心周波数の中間値に対応する１つの周波数コードで置換して記録する。 - 特許庁

A semiconductor device comprises a semiconductor layer 10 that has a channel-forming region in its surface portion; an insulating film 4 that is provided on the semiconductor layer 10 and contains silicon, germanium, and oxygen; and a charge storage layer 5 that is provided on the insulating film 4 and can store charges supplied from the semiconductor layer 10 via the insulating film 4.例文帳に追加

表層部にチャネル形成領域を有する半導体層１０と、半導体層１０の上に設けられ、シリコンとゲルマニウムと酸素とを含む絶縁膜４と、絶縁膜４の上に設けられ、絶縁膜４を介して半導体層１０から供給される電荷を蓄積可能な電荷蓄積層５と、を備えている。 - 特許庁

A source layer 6 and a drain layer 7 are formed on the surface layer of a semiconductor substrate 1 while spaced apart from each other, a high dielectric constant gate insulating film 3 containing a metal element is formed on the channel region 2 between the source layer 6 and the drain layer 7, and a gate electrode 4 is formed on the high dielectric constant gate insulating film 3.例文帳に追加

半導体基板１表層にソース層６及びドレイン層７を互いに離間形成し、このソース層６及びドレイン層７の間のチャネル領域２上に金属元素を含有する高誘電率ゲート絶縁膜３を形成し、高誘電率ゲート絶縁膜３上にゲート電極４を形成している。 - 特許庁

The liquid sending mechanism is constituted of a syringe 51 provided at a position different from the arranging region of the reaction containers 5, drain spaces 29 and 31 and containers 35, 37 and 39, and the liquid storage part 52 connected to the syringe 51 through a flow channel 52a to perform the suction and discharge of the liquid according to the sucking and discharging operation of the syringe 51.例文帳に追加

送液機構は、反応容器５の配列領域、ドレイン空間２９，３１及び容器３５，３７，３９とは異なる位置に設けられたシリンジ５１と、シリンジ５１と流路５２ａを介して接続されてシリンジ５１の吸引・吐出動作に応じて液体の吸引・吐出を行なう液体貯留部５２とで構成されている。 - 特許庁

After the fine particle 6 to which the precursor molecule 11 is bonded is arranged in the region for forming a channel layer 9, the precursor molecule 11 bonded to the fine particle 6 and other precursor molecule 11 bonded to an adjoining fine particle 6 are bonded and the adjoining fine particles 6 are coupled by organic semiconductor molecules 7 produced as a result.例文帳に追加

次に前駆体分子１１が結合した微粒子６を、チャネル層９の形成領域に配置した後、微粒子６に結合した前駆体分子１１と、隣接する微粒子６に結合した他の前駆体分子１１とを結合させ、この結果生成する有機半導体分子７によって、隣接する微粒子６間を連結する。 - 特許庁

Wavelength multiplexed light from an input common port 101 is made parallel light by a convex lens 103, with a waveguide element 105a totally reflected to be made incident on a wavelength selective element 104a, wherein light beams of a specific wavelength region λ1 pass through the wavelength selective element 104a to be received by an output channel port 102a.例文帳に追加

入力コモンポート１０１からの波長多重光は、凸レンズ１０３によって平行光とされ、導波素子１０５ａを全反射して波長選択素子波長選択素子１０４ａに入射され、このうち特定の波長域λ１の光線が波長選択素子１０４ａを透過し、出力チャネルポート１０２ａで受光される。 - 特許庁

A second silicon carbide semiconductor layer 11 having a band gap larger than that of a first silicon carbide semiconductor layer 10 is formed in the first silicon carbide semiconductor layer 10 to form a channel region in a Schottky gate type field effect transistor on one side of an interface between the first and second semiconductor layers 10 and 11.例文帳に追加

第１の炭化珪素半導体層１０に、それよりもバンドギャップの大きい第２の炭化珪素半導体層１１を形成することにより、ショットキーゲート型電界効果トランジスタにおけるチャネル領域を第１の炭化珪素半導体層１０の、第２の炭化珪素半導体層１１との界面側に形成する。 - 特許庁

In a pixel portion of a liquid crystal display device having pixels arranged in matrix in which the input of an image signal is controlled by a transistor whose channel formation region includes a polycrystalline semiconductor or a single-crystal semiconductor, the image signals are supplied simultaneously to the pixels disposed in plural lines, of which are arranged in matrix.例文帳に追加

多結晶半導体又は単結晶半導体をチャネル形成領域に含むトランジスタによって画像信号の入力が制御される画素がマトリクス状に配設された液晶表示装置の画素部において、マトリクス状に配設された画素のうち、複数行に配設された画素に対して同時に画像信号を供給する。 - 特許庁

The dichroic separator provides first, second and third color light modulation channels each having (i) a reducing relay which images the magnified uniformized illumination region and directs the color light in the color light modulation channel, (ii) a spatial light modulator which forms a first image, (iii) and a magnifying relay lens which focuses the magnified real image of the first image onto a dichroic combiner to relay.例文帳に追加

ダイクロイックセパレータは、（i）拡大均一照明領域を画像化し、彩色光変調チャネルにおける彩色光を方向付ける低減リレーと、（ii）第１の画像を形成する空間光変調器と、（iii）第１の画像の拡大実像を、ダイクロイックコンバイナに合焦して中継する拡大リレーレンズとをそれぞれ備える第１、第２、及び第３の彩色光変調チャネルを提供する。 - 特許庁

To compensate an oxygen defect in a Ta2O5 film and to minimize the formation of an oxide film at the interface between the Ta2O5 film and an Si substrate during a heat treatment process for crystallizing the Ta2O5 film, and to minimize the diffusion of impurity elements in a channel doped region in a semiconductor device having the Ta2O5 film as a gate insulating film.例文帳に追加

Ｔａ_2 Ｏ_5 膜をゲート絶縁膜として有する半導体装置において、前記Ｔａ_2 Ｏ_5 膜中の酸素欠損を補償し、またこれを結晶化させる熱処理工程の際に前記Ｔａ_2 Ｏ_5 膜とＳｉ基板との界面において生じる酸化膜の形成を最小化し、またチャネルドープ領域中の不純物元素の拡散を最小化する。 - 特許庁

a leak current in channel flowing in a memory cell of an over erasing state of which the threshold voltage is low is suppressed in a self-adjustment way by connecting the resistor R1, in a memory cell being an object of batch rewriting, output voltage of a charge pump circuit supplying drain voltage of a high potential required for forming a high electric field region for generating sub-threshold CHE is secured.例文帳に追加

抵抗Ｒ１を接続することによって、しきい値電圧が低い過消去状態のメモリセルにおいて流れるチャネル性リーク電流が自己調整的に抑制され、一括した書戻し対象のメモリセルにおいて、サブスレッショルドＣＨＥを発生させるための高電界領域を形成するのに必要な高電位のドレイン電圧を供給するチャージポンプ回路の出力電圧が確保される。 - 特許庁

To provide a semiconductor device that is constituted by forming a completely depleted MISFET transistor using an SOI layer and can set a threshold to a specified value while the sensitivity threshold to the fluctuation of the film thickness of the SOI layer is roughly maintained at the minimum value even when the impurity concentration in the channel region of a MISFET fluctuates by changing the back gate voltage depending on the impurity concentration.例文帳に追加

ＳＯＩ層を用いた完全空乏化ＭＩＳＦＥＴトランジスタを形成してなる半導体装置において、ＭＩＦＳＥＴのチャネル不純物濃度に依存して、バックゲート電圧を変化させることによって、不純物濃度が変動しても、ＳＯＩ膜厚バラツキに対するしきい値感度をほぼ極小に保ったままで、しきい値を規定する値にできるようにする半導体装置を提供することを目的とする。 - 特許庁

The injection region 1, the wells 4, termination region 5, and channel 2 are internally kept in the negative pressure state with respect to the atmospheric pressure.例文帳に追加

このマイクロチップは、外部から前記溶液が穿刺注入される注入領域１と、溶液に含まれる物質あるいは該物質の反応生成物の分析場となる複数のウェル４と、一端において注入領域１に、他端において終端領域５に連通し、かつ、注入領域１への連通部と終端領域５への連通部との間において各ウェル４に分岐して接続する一本の流路２と、が設けられ、注入領域１及びウェル４、終端領域５、流路２の内部が大気圧に対して負圧とされたものとして構成することができる。 - 特許庁

The source drain electrodes 150 comprise silicon germanium layers 111 formed at respective recessed parts 100a provided in the n-type semiconductor region 100, at least to the depth of a channel region from the bottom part thereof, carbon doped silicon germanium layers 112 formed thereupon and containing carbon and germanium of concentration lower than the germanium concentration of the silicon germanium layers, and metal silicide layers 115 formed thereupon.例文帳に追加

ソースドレイン電極１５０は、ｎ型半導体領域１００に設けられた各リセス部１００ａに、その底部から少なくともチャネル領域の深さにまで形成されたシリコンゲルマニウム層１１１と、その上に形成され、炭素とシリコンゲルマニウム層のゲルマニウム濃度よりも低いゲルマニウムとを含むカーボンドープドシリコンゲルマニウム層１１２と、その上に形成された金属シリサイド層１１５とから構成される。 - 特許庁

The field-effect transistor includes a channel layer mainly containing InGaAs, a Schottky layer mainly containing AlGaAs, a stopper layer mainly containing InGaP, a cap layer including a first region and a second region arranged with a recess for exposing a surface of the Schottky layer formed therebetween, a source/drain electrode arranged on the cap layer, and a gate electrode arranged on the surface of the Schottky layer exposed by the recess.例文帳に追加

ＩｎＧａＡｓを主要な材料とするチャネル層と、ＡｌＧａＡｓを主要な材料とするショットキー層と、ＩｎＧａＰを主要な材料とするストッパ層と、ショットキー層の表面を露出するリセスを挟んで配置された第１領域と第２領域とを含むキャップ層と、キャップ層の上に設けられたソース／ドレイン電極と、リセスによって露出されたショットキー層の表面に設けられたゲート電極とを具備する電界効果トランジスタを構成する。 - 特許庁

To provide an MOS transistor having a high drain breakdown voltage, small capacitance between a drain-source region and a gate electrode, and a high junction breakdown voltage of a channel stop and a source-drain region formed under a field oxide film, which are impossible in a conventional MOS transistor having an LDD structure and having an intermediate breakdown voltage structure capable of controlling the drain breakdown voltage.例文帳に追加

本発明は、従来のＬＤＤ構造を有するＭ０Ｓ型トランジスタでは不可能であったドレイン耐圧が大きく、ドレイン・ソース領域とゲート電極間の容量が小さく、フィールド酸化膜下に形成されたチャネルストップとソース・ドレイン領域の接合耐圧の高い、しかもそのドレイン耐圧を制御することのできる中耐圧構造を有するＭＯＳ型トランジスタを提供することを目的とする。 - 特許庁

The first channel formation region and the second channel formation region include an oxide semiconductor, and the second electrode is directly connected to the second gate electrode.例文帳に追加

ソースまたはドレインの一方となる第１の電極と、ソースまたはドレインの他方となる第２の電極と、第１のチャネル形成領域に絶縁膜を介して重畳して設けられた第１のゲート電極と、を有する第１のトランジスタと、ソースまたはドレインの一方となる第３の電極と、ソースまたはドレインの他方となる第４の電極と、第２のチャネル形成領域が第２のゲート電極と第３のゲート電極との間に絶縁膜を介して設けられた第２のトランジスタと、を有するメモリセルを複数有し、第１のチャネル形成領域及び第２のチャネル形成領域は、酸化物半導体を含んでおり、第２の電極は、第２のゲート電極に直接接続されている記憶装置とする。 - 特許庁

A method for representing and analyzing images comprises: producing a plurality of descriptors of an image at one or more scales and for one or more color channels, the descriptors capturing color content and color interrelation information within the regions; associating the descriptors in a plurality of ways based on their characteristics such as scale, color channel, feature semantics, and region; and comparing such representations of images to estimate the similarity of images.例文帳に追加

画像を表現及び解析する方法は、１つ又は複数のスケールで、且つ１つ又は複数のカラーチャネルについて画像の複数の記述子を生成することであって、当該記述子は、領域内の色内容及び色相関の情報を取得する、記述子を生成することと、記述子をスケール、カラーチャネル、特徴部の意味、及び領域等の特性に基づいて複数の方法で関連付けることと、画像の類似性を評価するためにこのような画像表現を比較することとを含む。 - 特許庁

A semiconductor memory cell comprises a memory capacitor 12 formed in a trench, a transfer device formed in a mesa region which extends on the substantial arc of the periphery of the trench and is electrically isolated, and a buried strap which electrically connects the transfer device to the memory capacitors, wherein the transfer device comprises a controlled conduction channel located at a prescribed position on the arc removed from the buried strap.例文帳に追加

この半導体メモリ・セルは、トレンチ内に形成された記憶キャパシタ１２と、トレンチの外周の実質的な弧の上に延びる実質的に電気的に分離されたメサ領域内に形成されたトランスファ・デバイスと、トランスファ・デバイスを記憶キャパシタに導電接続する埋込みストラップとを含み、トランスファ・デバイスは埋込みストラップから除去された弧の所定の位置に位置する被制御伝導チャネルを含む。 - 特許庁

In forming impurity injection regions 33 and 34 forming the photodiode part (photoelectric conversion part) 30a, or forming an impurity injection region adjacent to the photodiode part (photoelectric conversion part) 30a, for instance, a channel stop part 38, photoresist not containing a photoacid generating agent using an onium salt of an iodonium salt is used as photoresist films R1-R4 being impurity injection prevention films.例文帳に追加

上述したようにフォトダイオード部（光電変換部）３０ａを形成する不純物注入領域３３及び３４の形成や、フォトダイオード部（光電変換部）３０ａに隣接する不純物注入領域、例えばチャネルストップ部３８を形成する際に、不純物注入阻止膜であるフォトレジスト膜Ｒ１〜Ｒ４として、ヨウドニウム塩のオニウム塩を用いた光酸発生剤を含まないフォトレジストを用いる。 - 特許庁

Multipoint fuel which is liable to stagnate inside the circuit is uniformly cooled by the formation of continuous baffles each of which communicates with at least one separate circulating channel while the peripheral baffles are arranged in a region diametrically opposed to the circulating channels and communicate with a fuel suction chamber communicating with an injection nozzle for pilot fuel to attain uniform supply and cooling of the injector.例文帳に追加

本発明によれば、その回路の内部に滞留する傾向があるマルチポイント燃料が、連続バッフルの形成によって均一に冷却され、それぞれは、少なくとも１つの別個の循環チャネルに通じ、周囲のバッフルが循環チャネルに直径的に対向している領域に配置され、パイロット燃料用の噴射ノズルと連通する燃料吸入室に通じ、均一な供給および噴射器の冷却を達成する。 - 特許庁

In a nonvolatile memory such as an EEPROM for writing/erasing data electrically, each memory cell constituting the memory has source-drain regions 23a, 24a, 23b and 24b formed on a semiconductor substrate, a gate electrode 27 formed on the channel region of the semiconductor substrate, and a gate insulating film 26 of three layers including a silicon nitride film formed between the semiconductor substrate and the gate electrode 27.例文帳に追加

データを電気的に書き込み・消去可能なＥＥＰＲＯＭ等の不揮発性メモリにおいて、前記メモリを構成する各メモリセルが、半導体基板に形成されたソース／ドレイン領域２３a、２４a、２３b、２４ｂと、前記半導体基板のチャネル領域上に形成されるゲート電極２７と、前記半導体基板と前記ゲート電極２７との間に形成されるシリコン窒化膜を含む３層のゲート絶縁膜２６とを備えている。 - 特許庁

A manufacturing method for a semiconductor device including a thin film transistor including a gate electrode 103, a gate insulation film 105 containing nitrogen, and a channel region formed using microcrystalline semiconductor films 107 and 109 comprises: performing plasma treatment in a manner that the gate insulation film is exposed to plasma in an oxidation gas atmosphere including hydrogen and an oxidation gas including an oxygen atom; and forming the microcrystalline semiconductor films on the gate insulation film.例文帳に追加

本発明の一態様は、ゲート電極１０３、窒素を含むゲート絶縁膜１０５、微結晶半導体膜１０７，１０９によって形成されたチャネル領域を有する薄膜トランジスタを備えた半導体装置の作製方法であって、前記ゲート絶縁膜を、酸素原子を含む酸化ガスと水素とを有する酸化ガス雰囲気のプラズマに曝すプラズマ処理を行い、前記ゲート絶縁膜上に前記微結晶半導体膜を形成し、前記酸化ガス雰囲気における前記水素の量をａとし、前記酸化ガスの量をｂとした場合に下記式（１）、（２）を満たすことを特徴とする半導体装置の作製方法。 - 特許庁

The semiconductor device comprises two first epitaxial growth layers 6 to be extended, which are formed on a semiconductor substrate 1 and contain conductive impurities; two second epitaxial growth layers 8 to be a source or a drain, which are formed on the first epitaxial growth layers 6; and a gate electrode 5 formed on the channel region of the semiconductor substrate 1 between the two first epitaxial growth layers 6 through a gate insulation film 4.例文帳に追加

半導体装置は、半導体基板１上に形成され、導電性不純物を含み、エクステンションとなる２つの第１エピタキシャル成長層６と、第１エピタキシャル成長層６上に形成され、ソースあるいはドレインとなる２つの第２エピタキシャル成長層８と、２つの第１エピタキシャル成長層６の間における半導体基板１のチャネル領域上に、ゲート絶縁膜４を介して形成されたゲート電極５とを有する。 - 特許庁

The MSM type semiconductor light receiving element includes a semiconductor substrate, a light absorption layer formed on the semiconductor substrate, a Schottky electrode formed on the light absorption layer, and a light transmission layer formed on the light absorption layer in a region other than that in which the Schottky electrode is formed and made of oxide, a two-dimensional channel being formed on the interface between the light absorption layer and light transmission layer.例文帳に追加

本発明に係るＭＳＭ型半導体受光素子は、半導体基板と、前記半導体基板上に形成された光吸収層と、前記光吸収層上に形成されたショットキー電極と、前記光吸収層上において前記ショットキー電極が形成された以外の領域に形成され、酸化物からなる光透過層とを備え、前記光吸収層と前記光透過層との界面に２次元チャネルが形成されることを特長とするものである。 - 特許庁

The nanowire transistor has at least one nanowire 13 provided with a core 13a which functions as a channel region, and an insulating shell 13b which covers the surface of the core 13a; a source electrode 14 and a drain electrode 15 which are connected to the nanowire 13; and a gate electrode 21 which controls conductivity in at least a part of the core 13a in the nanowire 13.例文帳に追加

本発明のナノワイヤトランジスタは、チャネル領域として機能するコア部分１３ａと、コア部分１３ａの表面を被覆する絶縁性シェル部分１３ｂとを有する少なくとも１本のナノワイヤ１３と、ナノワイヤ１３に接続されたソース電極１４及びドレイン電極１５と、ナノワイヤ１３におけるコア部分１３ａの少なくとも一部における導電性を制御するゲート電極２１とを備えたナノワイヤトランジスタである。 - 特許庁