「data in clock source」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The serial converter comprises a first device for outputting one or more of parallel data and a clock signal; an external clock source for generating the reference clock signal; and a serial converter unit for generating a serial clock signal, independently of the clock signal in synchronism with the reference clock signal to convert data transmitted in parallel from a first device so as to transmit the data as one piece of continuous serial data.例文帳に追加

一つ以上の並列データとクロック信号とを出力する第１装置と、基準クロック信号を発生する外部クロックソースと、基準クロック信号に同期し、クロック信号とは独立した直列クロック信号を生成して、第１装置から並列伝送されたデータを一つの連続した直列データとして伝送するように変換する直列変換器とを含む。 - 特許庁

A timing extraction is not carried out by a clock data recovery circuit independently in each parallel data channel, and a plurality of parallel data signals produced from the same clock source are subjected to a re-timing process by use of a frame synchronizing system on the basis of a single clock signal extracted by using the clock data recovery circuit from a data signal.例文帳に追加

並列データチャネル毎に独立にクロックデータリカバリー回路によるタイミング抽出を行わず、同一クロック源から生成される複数の並列データ信号を、データ信号からクロックデータリカバリー回路を用いて抽出した単一のクロック信号を基準に、フレーム同期方式を用いてリタイミング処理する。 - 特許庁

The sequencer 18 is driven with a clock outputted from a microcomputer 18 as a clock source and the serial data 32 are inputted to a serial interface 76 in the microcomputer 72.例文帳に追加

前記シーケンサ１８は、マイコン１８から出力されるクロックをクロック源として駆動し、前記シリアルデータ３２は、前記マイコン７２内のシリアルインターフェース７６に入力される。 - 特許庁

An LD exposure section 114 drives a laser diode of a light source for the laser beam according to the exposure data in synchronism with a pixel clock signal.例文帳に追加

ＬＤ露光部１１４は、画素クロック信号に同期して、露光データに従いレーザビームの光源であるレーザダイオードを駆動する。 - 特許庁

Clock signals CK, video data signals R/G/B and source driver start pulse signals SPI are cascade-connected between first to eighth source dirvers in which eight source drivers LSI1 are cascade-connected.例文帳に追加

クロック信号ＣＫ、映像データ信号Ｒ・Ｇ・Ｂ、及びソースドライバ用スタートパルス信号ＳＰＩが、８個のソースドライバＬＳＩ１が縦続接続された第１〜第８ソースドライバ間でカスケード接続されている。 - 特許庁

A frequency calculation part 14 calculates a clock frequency from a remaining data amount remaining in a bit stream memory 10, while a clock-power source voltage control unit 16 sets a clock of the frequency and power source voltage corresponding to the frequency and drives an entropy decode part 11.例文帳に追加

周波数計算部１４は、ビットストリームメモリ１０に残っているデータの残量から、クロック周波数を計算し、クロック・電源電圧制御部１６がその周波数のクロックと、その周波数に対応する電源電圧を設定して、エントロピーデコード部１１を駆動する。 - 特許庁

To consistently maintain the frequency of a driving pulse signal of a charge pump type power source circuit in spite of a change in the frequency of a data clock signal.例文帳に追加

チャージポンプ型電源回路の駆動パルス信号の周波数を、データクロック信号の周波数が変化しても一定に保つことを可能とすること。 - 特許庁

At this time, a main side communication module 200 makes a clock source set in the module a reference clock, and makes data of each color of Y, M, C and K one serial signal by time division multiplexing.例文帳に追加

このとき、メイン側通信モジュール２００は、当該モジュールに設けられたクロック源を基準クロックとするとともに、ＹＭＣＫ各色のデータを時分割多重化し一のシリアル信号とする。 - 特許庁

An output is provided with a data output control circuit 25 which converts the divided display data D into serial data and outputs them to a next source drivers S in synchronism with a clock signal for synchronization out of phase with the clock signal SCKA for transfer.例文帳に追加

出力部に、転送用クロック信号ＳＣＫＡと位相の異なる同期用クロック信号ＳＣＫＢで同期を取って、分割された表示データＤをシリアルデータに変換して次のソースドライバＳに出力するデータ出力コントロール回路２５を設ける。 - 特許庁

To provide a module in which output data can be synchronized accu rately with a clock without being affected by a power source noise.例文帳に追加

電源ノイズに影響されることなく出力データとクロックを正確に同期させることができるモジュールを提供することを目的とする。 - 特許庁

To match the start time of valid data to be input to a source driver on the latter stage side with the fetch time even when a source driver having an output number such that final data is not ended in a frequency dividing clock unit is included in a plurality of cascade-connected source drivers.例文帳に追加

カスケード接続される複数のソースドライバにおいて、最終データが分周クロック単位で終わらない出力数のソースドライバが含まれる場合であっても、後段側のソースドライバに入力される有効データのタイミングと取り込みタイミングとを合わせること。 - 特許庁

To reduce flickers appearing in a display image of a display device equipped with a display panel, a display control circuit generating image data and a clock, and a source driver receiving the image data in response to the clock and supplying an image signal based upon the image data to the display panel.例文帳に追加

表示パネル、画像データ並びにクロックを生成する表示制御回路、及び前記クロックに呼応して前記画像データを取り込み且つ画像データに基づく画像信号を前記表示パネルに供給するソース・ドライバを備えた表示装置において、その表示画像に現れるちらつきを低減する。 - 特許庁

A display device drive circuit of the present invention includes: a clock period control circuit 51 that generates clock signals having different periods in accordance with gradation values from a reference clock to be input, and outputs the generated clock signals; a first counter circuit 2 that counts the clock signals; and a source output circuit 6 that outputs source voltage based on an output signal from the first counter circuit 2 and image data.例文帳に追加

本発明にかかる表示装置駆動回路は、入力される基準クロックから、階調値に応じた異なる周期のクロック信号を生成し、出力するクロック周期制御回路５１と、前記クロック信号をカウントする第１カウンタ回路２と、第１カウンタ回路２の出力信号と画像データとに基づき、ソース電圧を出力するソース出力回路６を備える。 - 特許庁

This display includes: a number of source drivers; and a timing controller to generate a number of output clock signals respectively matching those source drivers to supply data signals respectively to them in synchronizing with the output clock signals.例文帳に追加

ディスプレイ装置は、複数のソース駆動器、そして複数のソース駆動器に各々対応する複数の出力クロック信号を生成し、複数の出力クロック信号に同期して複数のソース駆動器に各々データ信号を供給するタイミングコントローラを含む。 - 特許庁

The method of synchronizing comprises sending, to the local data processor 4 from the source data processor 2, timing packets each, including at least fields containing the destination address of the local processor and reference clock data indicating the time the packet, is launched on to the network, and controlling the frequency of the local clock generator 30 in dependence on the reference clock data.例文帳に追加

同期方法は、送信元データプロセッサ２から局所データプロセッサ４に、少なくとも局所プロセッサの宛先アドレスを含むフィールドと、パケットを非同期パケット交換網に送信した時刻を表す基準クロックデータを含むフィールドとを有するタイミングパケットを送信し、基準クロックデータに基づいて、局所クロック発生器３０の周波数を制御する。 - 特許庁

In this real-time clock 1, a correction data supply circuit 8 detects the frequency deviation of a source oscillation clock signal fo on the basis of a reference clock signal fr intermittently outputted from a temperature compensated oscillator in a cellphone device, and sets temperature correction data on the basis of frequency deviation.例文帳に追加

リアルタイムクロック１において、補正データ供給回路８は、携帯電話装置内の温度補償型発振器から間欠的に出力されるリファレンスクロック信号ｆｒを基準にして源振クロック信号ｆｏの周波数偏差を検出し、この周波数偏差に基づいて温度補正データを設定する。 - 特許庁

This radio paging receiver operates on a clock of 51.2 kHz while a self frame is received in intermittent reception, and the output frequency of a clock generating source is switched from 51.2 kHz to 1 MHz so as to process the received data and to fetch out serial data of 9600 bps in a short time in the other period.例文帳に追加

そして間欠受信の自己フレームの受信中は５１．２kHz のクロックで動作させ、その他の時間は受信データの処理と９６００bps のシリアルデータの取出し処理を短時間で行わせるためクロック発生源の出力周波数を１MHz に切替えて動作させるようにした。 - 特許庁

The present invention is applied to a transmitting device which transmits video data by using a transmission system which transmits video data in units of predetermined bits from a source-side device to a sink-side device in synchronism with a pixel clock by using individual transmission lines by color data.例文帳に追加

所定ビット単位の映像データを、画素クロックに同期して、色データ毎に個別の伝送ラインを使用して、ソース側装置からシンク側装置に伝送する伝送方式を利用して映像データを伝送するものに適用される。 - 特許庁

For the period T31 between a STATE 2, a STATE 3 and a STATE 4, the source clocks SCK are sent out in order to transfer display data by making the source clock sending signal CLKON "1 (active)".例文帳に追加

ＳＴＡＴＥ２、ＳＴＡＴＥ３およびＳＴＡＴＥ４の期間Ｔ３１は、ソースクロック送出信号ＣＬＫＯＮを「１（アクティブ）」として、表示データを転送するためにソースクロックＳＣＫを送出する。 - 特許庁

After dummy data substituting the image data are generated and inputted to the source driver, the dummy data received by the source driver are read out and compared with the dummy data in the original state to adjust the delay time of the clock behind the image data according to the comparison result, thereby suppressing flickers of the display image due to the timing difference between the image data and clock.例文帳に追加

本発明によれば、前記画像データに代わるダミーデータを生成し、これを前記ソース・ドライバに取り込ませた後、当該ソース・ドライバに取り込まれたダミーデータを読み出して本来の状態にあるダミーデータと比較し、この比較結果に応じて前記画像データに対する前記クロックの遅延時間を調整して、前記画像データと前記クロックとのタイミング差に因る前記表示画像のちらつきを抑える。 - 特許庁

The processor 10 controls supplied clock frequency and power supply voltage so that the processor 10 itself is operated in an operating region where energy consumption is minimum in unit data processing specified by the clock frequency, power supply voltage and power source efficiency η of a power source.例文帳に追加

プロセッサ１０は、クロック周波数と、電源電圧と、電源が有する電源効率（η）とによって規定される、単位データ処理について消費エネルギが最小となる動作領域においてプロセッサ１０自身が動作するように、供給されるクロック周波数及び電源電圧を制御する。 - 特許庁

To provide a FIFO (First In FIrst Out) memory control circuit for carrying out data transfer adequately between image processing systems with different source clocks, by preventing a change in specification of read-out and write-in clock frequencies, data erasure caused by overwrite in a wide range of clock frequencies or two time read-out, and making circuit appropriation possible easily.例文帳に追加

読み出しクロックと書き込みクロックの周波数の仕様変更、もしくは広いクロック周波数の範囲でデータの上書きによるデータの消失や同一データの２度読みを防止し、容易な回路流用を可能とし、ソースクロックの異なる画像処理システム間のデータ転送を良好に行なうＦＩＦＯメモリ制御回路を提供する。 - 特許庁

The information processing apparatus 102 is provided with a calculating means for calculating the offset value, between the system clock value of the apparatus 101 of transmission source of content data and the system clock value of own apparatus 102 as the transmission destination; and a recording means for recording the offset value calculated by the calculating means in the header of the content data transmitted from the apparatus 101 of transmission source.例文帳に追加

情報処理装置１０２は、コンテンツデータの送信元装置１０１のシステムクロック値と送信先である自装置１０２のシステムクロック値とのオフセット値を算出する算出手段と、送信元装置１０１から送信されたコンテンツデータのヘッダに算出手段により算出されたオフセット値を記録する記録手段と、を備える。 - 特許庁

A data latch circuit 12 of a source driver 1 is provided with DFFs 12A, 12B, and 12D which take in display data signal R.G.B in synchronous with both rising timing and falling timing of a clock signal SCK whose frequency is 1/2 of the display data signal R.G.B.例文帳に追加

ソースドライバ１におけるデータラッチ回路１２は、表示用データ信号Ｒ・Ｇ・Ｂの１／２の周波数であるクロック信号ＳＣＫの、立ち上がりと立ち下がりとの両方のタイミングに同期して、表示用データ信号Ｒ・Ｇ・Ｂを取り込むＤＦＦ１２Ａ・１２Ｂ・１２Ｄを備えている。 - 特許庁

The video data of color data within the predetermined color band and video data of color data not within the predetermined color band are composed of a predetermined number of bits for each pixel, and transmitted in timing synchronized to the pixel clock to transmit video data exceeding the predetermined color band from the source-side device to the sink-side device.例文帳に追加

規定された色帯域内の色データの映像データと、規定された帯域外の色データの映像データとは、それぞれ１画素毎に所定ビット数で構成して、画素クロックに同期したタイミングで伝送して、ソース側装置からシンク側装置に、規定された色帯域を越える映像データを伝送する。 - 特許庁

In the picture recording apparatus, an exposure control circuit comprises: a clock selection circuit which outputs scanning clocks which are different for every laser light source on the basis of the information of the oscillation wavelength of the laser beam; and a laser driving circuit which outputs a modulation signal corresponding to image data for every laser light source, operated synchronized with the scanning clock.例文帳に追加

本発明の画像記録装置において、露光制御回路は、レーザ光の発振波長の情報に基づいて、レーザ光源毎に異なる走査クロックを出力するクロック選択回路と、走査クロックに同期して動作し、レーザ光源毎に、画像データに応じた変調信号を出力するレーザ駆動回路とを備えている。 - 特許庁

A non-mask interruption is loaded to the control means 2 by a power source off detecting signal from the power supply stop detecting means just before the power supply stop and the time data of the clock means are stored in the time data storage means.例文帳に追加

制御手段は、電源供給停止直前に電源供給停止検知手段からの電源断検知信号によりノンマスク割込みをかけられて、時計手段の時刻データを時刻データ記憶手段に格納する。 - 特許庁

This DMAC 40 comprises a read/write port 47 operable to receive data from said data source 10 via a source bus and to output said received data to said data destination 20 via a destination bus, wherein said direct memory access controller is operable in response to a predetermined number of clock pulses, to control said read/write port to output said received data to said data destination after receiving it.例文帳に追加

本ＤＭＡＣ４０は発信元バスを介してデータ発信元１０からデータを受信し、宛先バスを介してデータ宛先２０に受信したデータを出力するように動作可能な読み出し／書き込みポート４７を含み、所定の数のクロック・パルスに応答して読み出し／書き込みポートを制御し、前記所定の数のクロック・パルスを受信すると受信したデータをデータ宛先に対して出力する。 - 特許庁

In the optical transmitter, the phase of CW light emitted from a light source 1 is modulated by an electric clock signal having the 1/2 frequency of a bit rate frequency of a data signal in an optical phase modulator 21.例文帳に追加

光送信器において、光源１から出射されたＣＷ光は光位相変調器２１においてデータ信号のビットレート周波数の１／２周波数を有する電気クロック信号によって位相変調される。 - 特許庁

The real time clock device 10 comprises an oscillating circuit 14 for outputting source oscillation, a nonvolatile memory 18 that stores real time data and selectively receives current, a volatile memory 20 for receiving the real time data from the nonvolatile memory 18 and holding it, and a real time clock circuit 16 for performing clocking using the source oscillation input from the oscillating circuit 14 and the real time data stored in the volatile memory 20.例文帳に追加

リアルタイムクロック装置１０は、源振を出力する発振回路１４と、リアルタイムデータを記憶した、電流が選択的に供給される不揮発性メモリ１８と、不揮発性メモリ１８からリアルタイムデータを入力して保持する揮発性メモリ２０と、発振回路１４から入力した源振と揮発性メモリ２０に記憶したリアルタイムデータとを利用して計時を行うリアルタイムクロック回路１６とを備えた構成である。 - 特許庁

To realize a semiconductor device in which timing is adjusted so that data are outputted with the prescribed phase for an external clock independently of dispersion of characteristics, temperature variation, and power source voltage variation.例文帳に追加

特性のバラツキ、温度変化、電源電圧の変化にかかわらず、データが外部クロックに対して所定の位相で出力されるようにタイミング調整された半導体装置の実現を目的とする。 - 特許庁

To provide a data processor which reduces influence of changes in detection performance of a clock frequency due to power source voltage, ambient temperature, and variation of manufacture etc. while suppressing increase of the layout area.例文帳に追加

レイアウト面積の増大を抑制しつつ、電源電圧、周囲温度、製造バラツキ等によるクロック周波数の検出性能の変化による影響を低減したデータ処理装置を提供する。 - 特許庁

Reduction of power consumption is carried out by gently performing charging/discharging in deleting of data and in writing data by connecting a power clock from a potential recycling power source which performs charging/discharging intermittently, to a word line and a bit line in a memory circuit.例文帳に追加

本発明は、メモリ回路におけるワード線及びビット線に断熱的に充電／放電を行う電荷再利用型電源からのパワークロックを接続することにより、データの消去時及びデータの書き込み時における充電／放電を緩やかに行うことにより、消費電力を低減する。 - 特許庁

To create vibrato by reading two kinds of waveform data with a common speed, and by changing weighting of both waveform data while changing a reading speed, in a sound source which does not supply a common clock to a plurality of sound output channels.例文帳に追加

複数の発音チャンネルに共通のクロックを供給できない音源において、二種類の波形データを共通の速度で読み出し、読み出し速度を振動させつつ、両波形データの重み付けを変動させることによりビブラートを生成する。 - 特許庁

In the case that a result of comparison with the threshold is varied, required table data is selected, and a processing mode of each processing block from a tiling part 3 to a rate control part 6 is newly set on the basis of the table data, and a clock signal generated by a clock generation part 9 and the magnitude of a supply voltage outputted from a variable voltage source 8 are newly set.例文帳に追加

そして、この閾値との比較の結果に変動があったときは、必要なテーブルデータを選択し、このテーブルデータに基づいて、タイリング処理部３〜レートコントロール部６の各処理ブロックの処理モードを新たに設定し、また、クロック発生部９が発生するクロック信号、可変電圧源８が出力する電源電圧の大きさを、それぞれ新たに設定する。 - 特許庁

In a heat source machine communication system configured with a hot-water supply device and one or more communication terminals for performing data communication with the hot-water supply device, the hot-water supply device and at least one communication terminal are provided with switching means 5 which switches a clock frequency for data communication.例文帳に追加

給湯装置と、この給湯装置とデータ通信を行う１以上の通信端末とで構成される熱源機通信システムにおいて、給湯装置と少なくとも１の通信端末にデータ通信用のクロック周波数を切り替える切替手段５を備えさせる。 - 特許庁

A pixel clock controlling circuit 23 makes the transition timing of pixel clocks variable based on the comparison result between phase data 21 that instruct the transition timing and high frequency clocks generated by a high frequency clock generating circuit 20 and beam spot position is corrected by inputting the signals, in which the phases of the pixel clocks are shifted, into a light source 24.例文帳に追加

遷移タイミングを指示する位相データ２１と、高周波クロック生成回路２０で生成された高周波クロックとの比較結果を基に、画素クロック制御回路２３は画素クロックの遷移タイミングを可変にし、画素クロックの位相をシフトさせた信号を光源２４に入力することにより、ビームスポット位置を補正する。 - 特許庁

Thereby when an input data signal is shifted from low to high, a first source-follower 20 biased so that the convergence value of the output voltage becomes prescribed high voltage and a second source-follower 23 biased so that the convergence value becomes the same high voltage after one-clock period are used and these two source-follower parts 20, 23 are operated in suitable timing.例文帳に追加

そこで、入力データ信号がＬｏｗからＨｉへ遷移した際に、出力電圧の収束値が所定のＨｉ電圧となるようバイアスされた第１のソースフォロワ２０と、１クロック周期の後に同Ｈｉ電圧となるようバイアスされた第２のソースフォロワ２３とを用い、これら２つのソースフォロワ２０，２３を適切なタイミングで動作させる。 - 特許庁

In order to prevent near-end crosstalk at a metallic cable 102 connecting interface conversion devices 1031-103M to respective VDSL modems 101, a data transmission is required which uses 2 kHz clock source synchronous in phase between the interface conversion devices.例文帳に追加

インタフェース変換装置１０３_1〜１０３_MとそれぞれのＶＤＳＬモデム１０１を結ぶメタリックケーブル１０２における近端漏話を防止するためには、インタフェース変換装置間で位相の同期した２ＫＨｚクロック源を用いたデータ転送を行う必要がある。 - 特許庁

A frequency recovery system synchronizes a data stream received, contains a first timing signal generator which receives the data stream, extracts timing information included in the data stream, and is structured for outputting a first timing signal based on the extracted timing information; a clock source for providing a second timing signal; and a data module for receiving the data stream to output the data stream at a requested speed.例文帳に追加

本発明による受信されたデータストリームを同期するための周波数回復システムは、データストリームを受信し、データストリーム内に含まれるタイミング情報を抽出し、抽出されたタイミング情報に基づいて第１のタイミング信号を出力するために構成された第１のタイミング信号発生器、第２のタイミング信号を提供するためのクロックソース、および、データストリームを受信し、そのデータストリームを要望される速度にて出力するためのデータモジュールを含む。 - 特許庁

To provide a transmission I/F which can flexibly deal with such a device as the impact of a high frequency clock, being employed in a transmission circuit between the emission data processing section and the driver section of a light emitting source in an image forming apparatus, onto the EMC is reduced and diversified through a simple arrangement.例文帳に追加

画像形成装置における発光用データ処理部と発光源のドライバ部間の伝送回路で用いる高周波クロックによるＥＭＣ等への影響を簡素な構成で低減化し、かつ多様化したデバイスに柔軟に対応し得る伝送Ｉ／Ｆを提供する。 - 特許庁

The remainder contraction of the color difference data reduces the number of bits, resulting in eliminating the circuit for synchronizing bits on the transmission line 3 from the timing controller 2 to the source driver 4 with a reference clock, thus allowing the circuit scale and also the power consumption to be reduced.例文帳に追加

色差差分データを剰余縮約することにより、ビット数を削減するため、タイミングコントローラ２からソースドライバ４への伝送線３上の各ビットを基準クロックで同期化する回路が不要となり、回路規模を削減できるとともに、消費電力も削減できる。 - 特許庁

A start pulse signal SP, video data signals R, G, B and a clock signal CK are cascaded and propagated through source driver LSI chips 1 connected in cascade and delayed and the delay time differs between a leading signal and a trailing signal of the signals.例文帳に追加

縦続接続されるソースドライバＬＳＩチップ１に、縦続して伝搬されるスタートパルス信号ＳＰ、映像データ信号Ｒ・Ｇ・Ｂ、クロック信号ＣＫが、各ソースドライバＬＳＩチップ１…において遅延を生じ、かつその遅延時間が信号の立ち上がり時と立ち下がり時とで異なる。 - 特許庁

The bulletin board information is received through polling from an information source facsimile terminal 22 by using a clock section of the facsimile terminal 21 of this invention every time the acquisition period of bulletin board information registered in advance elapses, and original data of the received bulletin board information are registered to image information memory sections in cross-reference with a bulletin board number.例文帳に追加

遠隔地にある情報元ファクシミリ２２の掲示板をファクシミリ２１の時計部を用いて、予め登録された掲示板情報の獲得周期が経過する度に情報元ファクシミリ２２へポーリング受信を行い、受信した掲示板の原稿データを画情報メモリ部に掲示板番号に対応させて登録するようにする。 - 特許庁

In an RTL (Register Transfer Level) logic circuit of a debug function part of an LSI, a dummy module 31 defined as a false path is inserted to designate the false path which does not require to adjust data delay time among paths between an FF (flip-flop) and an external output terminal 30 and between FFs having the same clock source.例文帳に追加

ＬＳＩのデバッグ機能部分のＲＴＬ論理回路において、ＦＦから外部出力端子３０とのパスや同一クロックソースを持つＦＦ間のパスのうち、データ遅延時間の調整が必要のないパスについて、フォルスパスを指定するために、フォルスパスであることを明示するダミーモジュール３１を挿入する。 - 特許庁