「data multiplexer」に関連した英語例文の一覧と使い方(9ページ目) - Weblio英語例文検索

This digital video receiver is provided with a program supplying server digital broadcasting programs, a CM-supplying server to supply commercial programs, a scrambler for scrambling a digital broadcasting program by using a prescribed work key, and a CASS controller for generating digital broadcasting data by inserting digital program data, commercial program data and an ECM that have a work key, into the commercial data and multiplexing them with a multiplexer.例文帳に追加

デジタル放送番組を供給する番組供給サーバと、コマーシャルを供給するＣＭ供給サーバと、デジタル放送番組を所定のワークキーを使用してスクランブルするスクランブラと、スクランブルされたデジタル放送番組データ、コマーシャルデータ、ワークキーを含んだ番組情報を有するＥＣＭをコマーシャルデータに挿入してマルチプレクサで多重化させてデジタル放送データを生成するＣＡＳＳコントローラとから構成する。 - 特許庁

In the moving picture encoder, a control section calculates an occupied amount of a video buffer and an audio buffer in a moving picture decoder and controls a multiplexer section so as to decrease the occupied amount of encoded audio data in an audio buffer more than the memory size of the audio buffer by the number of frames of the encoded audio data.例文帳に追加

動画像符号化装置の制御部で動画像復号化装置における映像バッファ及び音声バッファの占有量を演算し、符号化音声データの音声バッファにおける占有量が前記音声バッファのメモリサイズより符号化音声データのフレーム分低くなるように多重部を制御する。 - 特許庁

A switch unit 210 is provided between a transmission unit 206 for transmitting/receiving transmission signals and a demultiplexer/multiplexer 207 for multiplexing the transmission signals into control data or voice data and composing the demultiplexed signals, so that the signals from the unit 210 are transmitted to an external device 300 via a relay circuit unit 211.例文帳に追加

伝送信号の送受信を行う伝送部２０６と、伝送信号を制御データおよび音声データに分離又は分離されたこれらの信号を合成するするデマルチプレクサ／マルチプレクサ２０７との間にスイッチ部２１０を設け、このスイッチ部２１０からの信号を、中継回路部２１１を介して外部機器３００に伝送する。 - 特許庁

Memories 34a to 34c which stores RGB data supplied in parallel from an image source (22) by respective color components, a multiplexer 36 which reads the RGB data stored in the memories out in series and supplies them to the liquid crystal element, a mode changeover switch 38, a D/A converter 39, and a buffer 40 are integrated in the same integrated circuit.例文帳に追加

画像ソース(22)からパラレルに与えられるＲＧＢデータを各色成分毎に記憶するメモリ34ａ〜34ｃと、これらメモリに記憶したＲＧＢデータをシリアルに読出して液晶表示素子に供給するマルチプレクサ36、モード切換スイッチ38、Ｄ／Ａ変換器39及びバッファアンプ40とを同一集積回路内に具備する。 - 特許庁

An input video signal is converted into digital video data by an A/D converter 12, subsequently compressed and encoded by a video encoder 14 at a recording rate selected between a plurality of recording modes, multiplexed with audio data by a multiplexer 16 and recorded on an optical disk 10 through an information recording part 17 and a pickup 18.例文帳に追加

入力映像信号はＡ／Ｄコンバータ１２によりディジタル映像データに変換後、映像エンコーダ１４において複数の記録モードの中から選択された記録レートで圧縮符号化され、マルチプレクサ１６で音声データと多重され、情報記録部１７、ピックアップ１８を介して光ディスク１０に記録される。 - 特許庁

A control code 44 switching a data input route which is determined based on a combination of commands before and after is embedded into a command code 45 to directly transmit bit information of the control code 44 to DMUX 13 of a multiplexer for switching a data input route to ALU 15 through a control line L1.例文帳に追加

命令コード４５中に前後の命令の組み合わせに基づいて決定されるデータ入力経路切換用の制御コード４４を組み込み、この制御コードのビット情報を制御線Ｌ１を介してＡＬＵ１５へのデータ入力経路切換用のマルチプレクサであるＤＭＵＸ１３に直接伝達する。 - 特許庁

Input signals An to the multiplexer 6 are selectively inputted to the A/D converter 5 in a time series manner, the selected input signals An are digitally converted by the A/D converter 5 to generate internal data for a controller 1, then a control signal C processed using the data is outputted from the controller 1 to drive an actuator 7.例文帳に追加

マルチプレクサ６への入力信号ＡｎをＡ／Ｄ変換器５に時系列的に選択入力し、その選択入力信号ＡｎをＡ／Ｄ変換器５によりデジタル変換して制御器１の内部データとし、そのデータを使用して演算された制御信号Ｃを制御器１から出力してアクチュエータ７を駆動する。 - 特許庁

The statistic multiplex system 1 has image coders 2i that code program data, a multiplexer 4 that multiplexes the output data of the image coders 2i and a controller 3 that sets a target bit rate to the image coders 2i as a target generating code amount per unit time.例文帳に追加

統計多重システム１は、複数の番組データを符号化する複数の画像符号化装置２_iと、各画像符号化装置２_iの出力データを多重化する多重化装置４と、各画像符号化装置２_iに対して単位時間当たりの目標発生符号量としての目標ビットレートを設定するコントローラ３とを有している。 - 特許庁

A rewritable logic element configuring a phase detector and a phase adjustment device is connected to a clock signal and data signal input stage of a multiplexer circuit so as to detect a phase shift of a data signal with respect to a clock signal and adjust the phase in a way of absorbing the phase shift as a result thereby eliminating a bit error.例文帳に追加

マルチプレクサ回路のクロック信号およびデータ信号入力段に、位相検出器および位相調整器を書き換え可能な論理素子を接続することで、クロック信号に対するデータ信号の位相ずれを検出し、その結果に応じて位相ずれを吸収するように位相を調整し、ビット誤りを無くすことができる。 - 特許庁

An encoding parameter multiplexer 103 multiplexes a current encoding parameter and encoding parameters of plural generations included in history information fed from a history decoder 104 on video data fed from a decoder 102 and provides an output of the multiplexed data as a base band digital video signal to a encoding parameter demultiplexer 105.例文帳に追加

符号化パラメータ多重装置１０３は、現符号化パラメータと履歴復号装置１０４より供給される履歴情報に含まれる複数世代の符号化パラメータとを、復号装置１０２より供給されるビデオデータに多重化し、ベースバンドのデジタルビデオ信号として符号化パラメータ分離装置１０５に出力する。 - 特許庁

The picture display device for the pachinko machine which constitutes a single pixel of three sub-pixels R, G and B consisting of red, green and blue comprises a multiplexer 41 which inputs red, green and blue color data 31 to 33 and selects one of inputted signals to output the selected signal to one of the sub-pixels, and a control signal 51 for selecting the input signal of the multiplexer 41.例文帳に追加

赤、緑、青からなる三つのサブピクセルＲ、Ｇ、Ｂで一つのピクセルを構成するパチンコ機の画像表示装置であって、赤、緑、青の色データ３１〜３３を入力すると共に、入力したいずれかの信号を選択し、選択した信号をいずれかのサブピクセルに出力するマルチプレクサ４１と、マルチプレクサ４１の入力信号を選択するための制御信号５１とで構成したことを特徴とする。 - 特許庁

When it is determined that the data addressed to another user has been transmitted, a multiplexer 66 selects the channel estimation value and the reception signal from which interference has been removed, and supplies a demodulation module 67 with the selected channel estimation value and the reception signal.例文帳に追加

マルチプレクサ６６は、他のユーザ宛のデータが送信されていると判定された場合、干渉が除去されたチャネル推定値と受信信号とを選択し、選択されたチャネル推定値と受信信号とを復調部６７に供給する。 - 特許庁

The state checking part 241 of the flash memory part 221 enables a multiplexer 262 to write on the conditions that data are not written to the NOR-type flash memory 204 and a mode selection signal line 209 designates ROM writing.例文帳に追加

フラッシュメモリ部２２１の状態確認部２４１はＮＯＲ型フラッシュメモリ２０４にデータが書き込まれていないことおよびモード選択信号線２０９がＲＯＭ書きを指定していることを条件としてマルチプレクサ２６２が書き込みを可能にする。 - 特許庁

When it is determined that the data addressed to another user has not been transmitted, the multiplexer 66 selects a channel estimation value and a reception signal from which interference has not been removed, and supplies the demodulation module 67 with the selected channel estimation value and the reception signal.例文帳に追加

また、マルチプレクサ６６は、他のユーザ宛のデータが送信されていないと判定された場合、干渉が除去されていないチャネル推定値と受信信号とを選択し、選択されたチャネル推定値と受信信号とを復調部６７に供給する。 - 特許庁

To provide a multiplexer and a multiplex system that can efficiently utilize a high-speed digital leased line section even when not all E1 interface bands are in use and transmit data in excess of 3 channels per frame.例文帳に追加

Ｅ１インタフェースの帯域全てを使用していない場合においても、高速ディジタル専用線区間の効率的な利用ができ、１フレーム当たり３回線分を越えるデータを伝送する多重変換装置および多重変換方式を提供する。 - 特許庁

To provide a data collecting device in which an offset caused in the circuit up to an input of an A/D converter after a multiplexer can be excluded and high resolution of the A/D conversion can be ensured independently of an amplitude of its input analog signal.例文帳に追加

マルチプレクサ１以降Ａ／Ｄ変換器３の入力までの回路で発生するオフセット量を排除できるとともに、アナログ信号の振幅の大小に拘わらずＡ／Ｄ変換の高い分解能を確保できるデータ収集装置を得る。 - 特許庁

The switch circuit 3 composed of a multiplexer switches output paths from the UARTs 2 to the respective interface circuits 5 and input paths from the respective interface circuits 5 to the UARTs 2 according to data registered in a switching register 4.例文帳に追加

マルチプレクサからなるスイッチ回路３は、切替レジスタ４に登録されたデータに基づいて、各ＵＡＲＴ２から各インターフェース回路５への出力経路を切り替えるとともに、各インターフェース回路５から各ＵＡＲＴ２への入力経路を切り替える。 - 特許庁

For a source of input signals of a multiplexer (8) which switches a plurality of phase signal generation circuits (7) which have different number of phases and use different excitation methods and a source of signals for switching the voltage of a reference voltage generator (6), data transmitted from an external input device (10) is used.例文帳に追加

相数、励磁方式の異なる複数の相信号発生回路（７）を切換えるマルチプレクサ（８）の入力信号元及び基準電圧発生器（６）の電圧を切換える信号元に外部入力装置（１０）から送られたデータを用いる。 - 特許庁

When a setup and a hold time are tested, a control circuit 5 switches a multiplexer 31 to a pass side, the output side of the address register 13 and the output register 32 are connected, and the address data held in the address register 13 are transferred directly to an output register 32.例文帳に追加

セットアップ及びホールド時間のテスト時、制御回路によりマルチプレクサがパス側に切り換わり、アドレスレジスタの出力側と出力レジスタとが接続され、アドレスレジスタに保存されているアドレスデータが出力レジスタに直接転送される。 - 特許庁

Cell-assembling sections 103, 104 assemble data sent from terminals 108, 109 at a constant rate into cells and a cell multiplexer section 101 transmits the assembled cells to a cell transmission route 1Z, while multiplexing the cells depending on transmission timing.例文帳に追加

各セル組立部１０３，１０４で、各端末機１０８，１０９から定量的に送出されるデータをセルに組み立て、この組み立てられたセルを、セル多重部１０１で、送出タイミングに応じて多重しながらセル伝送ルート１Ｚへ送出する。 - 特許庁

An encoding parameter multiplexer 103 multiplexes a current encoding parameter and encoding parameters of a plurality of generations included in history information on video data supplied from a decoder 102, and outputs a result as a baseband digital video signal to an encoding parameter separator 105.例文帳に追加

符号化パラメータ多重装置１０３は、現符号化パラメータと履歴情報に含まれる複数世代の符号化パラメータとを、復号装置１０２より供給されるビデオデータに多重化し、ベースバンドのデジタルビデオ信号として符号化パラメータ分離装置１０５に出力する。 - 特許庁

The register file comprises an asynchronous RAM 11 having a single address port, a multiplexer 12 for switching the read address and write address of the RAM at every stage of a pipeline, and a flip-flop circuit 13 for temporarily latching output data of the RAM synchronously with the switching.例文帳に追加

レジスタファイルは、単一アドレスポートの非同期式ＲＡＭ１１と、パイプラインのステージ毎に、ＲＡＭのリードアドレスとライトアドレスを切り替えるマルチプレクサ１２と、切り替えに同期してＲＡＭの出力データを一時ラッチするフリップフロップ回路１３とで構成する。 - 特許庁

A data processing unit 40 calculates a determination output probability for a detected voltage at each detection point 33 detected by it, by counting the number of predetermined binary values of the multiplexed binary digital output signal outputted from the multiplexer 36.例文帳に追加

データ処理ユニット４０はマルチプレクサ３６から出力される多重化した２値デジタル出力信号の所定値の数を計数することにより上記検出された各検出点３３の検出電圧についての判定出力確率を算出して出力する。 - 特許庁

Further, the optical duo binary transmission apparatus is characterized by comprising a precoder for coding data input signals of a plurality of channels by parallel processing in a unit of N channels and a multiplexer for time-multiplexing signals coded by the precoder.例文帳に追加

また、複数個チャネルのデータ入力信号をＮ個チャネル単位にパラレルプロセシング(parallel processing)によりコーディングするプリコーダと、プリコーダによりコーディングされた信号を時間多重化する多重化器とを含んで構成されたことを特徴とする光デュオバイナリー伝送装置である。 - 特許庁

This module 118 is connected with one end of the data channel of two systems respectively including buffers 116 and 117 in paths, and the other end is selectively connected to the encoder of the two systems and the decoder of one system through a multiplexer/ demultiplexer 111.例文帳に追加

このコントローラモジュール１１８にはそれぞれバッファ１１６，１１７を経路中に含む２系統のデータチャネルの一方端が接続されており、他方端はマルチプレクサ／デマルチプレクサ１１１を介して２系統のエンコーダおよび１系統のデコーダに選択的に結合される。 - 特許庁

The combination of the taps for which the delay time being the highest common factor of the first delay time generated by the first buffer delay elements and the second delay time generated by the second buffer delay elements is a resolution, realized by supplying address data from a decoder to the multiplexer.例文帳に追加

第一バッファ遅延素子が生成する第一の遅延時間と、第二バッファ遅延素子が生成する第二の遅延時間との、最大公約数の遅延時間を分解能とするタップの組み合わせを、デコーダからマルチプレクサへアドレスデータを与えて、実現する。 - 特許庁

A coding parameter multiplexer 103 multiplexes a present coding parameter and coding parameters over plural generations included in history information to video data supplied from a decoder 102 to output to a coding parameter separator 105, as the digital video signal of a base band.例文帳に追加

符号化パラメータ多重装置１０３は、現符号化パラメータと履歴情報に含まれる複数世代の符号化パラメータとを、復号装置１０２より供給されるビデオデータに多重化し、ベースバンドのデジタルビデオ信号として符号化パラメータ分離装置１０５に出力する。 - 特許庁

The analog signal level-converted by an input transformer group 1 is converted into a digital signal by a sample-and-hold circuit 3, a multiplexer 4, and an A/D converter 5 and stored into a memory 6 as voltage power data, after the high frequency element thereof is removed by an analog filter 2.例文帳に追加

入力トランス群１によりレベル変換されたアナログ信号はアナログフィルタ２にて高周波成分の除去が行われ、サンプルホールド回路３、マルチプレクサ４及びＡ／Ｄ変換器５にてデジタル信号に変換され、メモリ６に電圧、電力データとして格納される。 - 特許庁

When it is in a burst mode, an address decoder 50 outputs internal address signals AN and ANB and block coding signals ANI-I and ANO-I, the data of plural memory cells connected to a same word lines W/L of memory cell blocks 61 to 64 are simultaneously read and a multiplexer 100, which is controlled by a decoding signal COS from a counter 40, successively outputs the data to the external.例文帳に追加

バーストモード時には、アドレスデコーダ５０が内部アドレス信号ＡＮ，ＡＮＢ及びブロックコーディング信号ＡＮＩ＿Ｉ，ＡＮＯ＿Ｉを出力することにより、メモリセルブロック６１〜６４の同じワードラインＷ／Ｌに接続する複数のメモリセルのデータが同時にリードされ、カウンタ４０からのデコーディング信号ＣＯＳにより制御されるマルチプレクサー１００により順次外部に出力される。 - 特許庁

Reception signals for two channels connected with input terminals a and b are processed sequentially by one reception signal processing part 6 by a multiplexer 5 alternately connecting a pair of input terminals a and b with an output terminal c in a prescribed sampling period, and received data are generated and are stored in a data storage 7.例文帳に追加

マルチプレクサ５が一対の入力端子ａおよびｂを所定のサンプリング周期で交互に出力端子ｃに接続することにより、入力端子ａおよびｂに接続されている２チャンネル分の受信信号が１つの受信信号処理部６で順次処理されてそれぞれ受信データが生成され、データ格納部７に格納される。 - 特許庁

This multiplexer 13 is provided with at least one cell bus 18, and a plurality of interface means 16 and 17 put received data in a prescribed format a cell, transmit and receive the cell by using either of at least one or more cell buses 18 and make the cell received from at least one cell bus 18 data in the prescribed format.例文帳に追加

本発明の多重化装置１３は、少なくとも一つのセルバス１８を備えており、複数のインターフェイス手段１６、１７が、受信した所定形式のデータをセルとし、少なくとも一つのセルバス１８のいずれかを用いてセルを送受信し、少なくとも一つのセルバス１８から受信したセルを所定形式のデータとしする。 - 特許庁

When a command to start an operation of inputting a personal identification number from a personal identification input operation start key 12 is inputted, the microcomputer 22 controls a multiplexer 29 outputting data inputted from a touch panel 26 and a keyboard 28 to the CPU 20 in an ordinary time so as to change the inputted data (identification information) to be outputted to the microcomputer 22.例文帳に追加

マイコン２２は、暗証番号入力操作開始キー１２から暗証番号を入力する操作開始の指示が入力されると、通常時ではタッチパネル２６及びキーボード２８から入力されたデータをＣＰＵ２０に出力しているマルチプレクサ２９を制御して、入力されたデータ（暗証情報）がマイコン２２に出力されるように切り替える。 - 特許庁

Each decoder is provided with a decoding circuit 103 (110) that decodes a coding stream on the basis of information (picture type) relating to a coding function included in the coding stream and that generates decoded video data, and provided a multiplexer circuit 105 (111) that multiplexes the decoded video data and the information relating to the coding function included in the coding stream and that transmits the multiplexed data.例文帳に追加

符号化ストリーム中に含まれている符号化機能に関連した情報（ピクチャタイプ）に基づいて符号化ストリームを復号化し、復号化されたビデオデータを生成する復号化回路１０３（１１０）と、復号化されたビデオデータと符号化ストリーム中に含まれていた符号化機能に関連した情報とを多重化すると共にその多重化されたデータを伝送する多重化回路１０５（１１１）とを備える。 - 特許庁

A multiplex bit control section 108 segments the transmission sub-frame outputted from the bit rearrangement section 105 by a length in response to a permissible frequency band when a multiplexer section 109 multiplexes the transmission sub-frame onto a transmission frame, and rewrites the valid data length stored to the transmission sub- frame accordingly.例文帳に追加

多重ビット制御部１０８は、は、多重化部１０９が伝送サブフレームを伝送フレームに多重する際に、ビット並替え部１０５から出力される伝送サブフレームを、許容帯域に応じた長さで切り取り、それに応じてその伝送サブフレームに格納されている有効データ長を書き換える。 - 特許庁

A fault regarding data by every component to be included in a TS to be transmitted from a multiplexer 45 of the broadcasting equipment 200 is detected by a stream monitoring system 201, and the fault is notified by transmitting information to specify the component where the fault is defined to be generated when the fault is generated.例文帳に追加

放送設備２００のマルチプレクサ４５から送出されるＴＳに含まれるコンポーネントごとのデータについての障害をストリーム監視システム２０１により検出し、障害発生時には障害があったとされるコンポーネントを特定する情報を送信することを以て、障害通知を行う。 - 特許庁

Since the restriction value and the measurement start value can be set without losing the address space or the bit space, control of each watchdog timer can be executed without reducing decoding speed of an address or multiplexer speed of data even in a system incorporating many watchdog timers.例文帳に追加

本発明によれば、アドレス空間やビット空間をロスすることなく、制限値と計測開始値を設定できるため、数多くのウォッチドックタイマが内蔵されているシステムであっても、アドレスのデコード速度やデータのマルチプレクサの速度を下げることなく各ウォッチドックタイマの制御を行える。 - 特許庁

Data read from the information storage buffer 802 and information assembled by the additional information assembly unit 806 is multiplexed by a multiplexer 807, assembled to an MAC frame by an MAC frame assembly unit 808, and sent to a packet network through a physical interface unit 809.例文帳に追加

情報格納バッファ８０２より読み出されたデータと付加情報組立部８０６により組み立てられた情報は、多重部８０７により多重され、ＭＡＣフレーム組立部８０８によりＭＡＣフレームに組み立てられ、物理インタフェース部８０９を介してパケット網に送出される。 - 特許庁

The multiplexer 12 multiplexes the received video signal and a data signal into a 16-bits video signal, a coding section 13 replaces a predetermined TS of the multiplexed video signal with a K28.5 (comma code), applies 8B/10B conversion (channel coding), and supplies the resulting video signal to a P/S conversion section 14.例文帳に追加

マルチプレクサ１２は、供給された映像信号とデータ信号を16bitsの映像信号に多重化し、符号化部１３は、多重化した映像信号の予め定められたＴＳをK28.5（コンマ符号）に置き換え、8B/10B変換（チャンネルコーディング）し、その映像信号をＰ／Ｓ変換部１４に供給する。 - 特許庁

An information server 12 of a broadcast device 1 converts control information used to control a receiver for return of information as to which page a recipient selects into a prescribed format, which is fed to a multiplexer 13, and the information is broadcast while being included in a broadcast signal of a data broadcast program.例文帳に追加

放送装置１のインフォメーションサーバ１２は、受信者側でどのページが選択されたかの情報を返信するよう受信装置を制御する制御情報を所定のフォーマットに変換し、これをマルチプレクサ１３に供給して、データ放送番組の放送信号に含めて放送する。 - 特許庁

A DSM-CC encoder 44 is provided with two buffers 218, 219 that store and transmit MHEG contents converted into carousel data, a switch block 220 alternatively selects either of buffer outputs and gives the selected output to a post-stage multiplexer 45 in this configuration.例文帳に追加

ＤＳＭ−ＣＣエンコーダ４４内において、カルーセルデータに変換されたＭＨＥＧコンテンツをを蓄積して送出するために、２つのバッファ２１８．２１９を備え、このバッファ出力をスイッチブロック２２０により択一的に選択して後段のマルチプレクサ４５に対して送出するように構成する。 - 特許庁

The multiplexer is then provided with a queue state monitoring part for monitoring a queue state of at least one of either the data packet to be transmitted or the response signal, and a congestion control adjusting part for instructing holding or compressing of the response signal to the receiver terminal in accordance with the monitored queue state.例文帳に追加

尚、多重化器は、伝送されるデータパケットと応答信号のうちの少なくとも一方のキュー状態を監視するキュー状態監視部と、監視されたキュー状態に応じて受信端末に応答信号の保留（ホールディング）または圧縮を指示する混雑制御調整部とを備える。 - 特許庁

To provide a system including an address generation apparatus capable of generating addresses necessary for resolution conversion or the like of display data by an adder and a counter without using a multiplexer which is disadvantageous in terms of a mount area or operation speed when mounted in an integration circuit, and to provide the address generation apparatus.例文帳に追加

集積回路に実装する際の実装面積や動作速度の点で不利である乗算器を使用せず、加算器とカウンタで表示データの解像度変換などに必要なアドレスを発生することが可能となるアドレス生成装置を含むシステムおよびそのアドレス生成装置を提供する。 - 特許庁

A multiplexer divides two kinds of input data streams (a) and (b) each in fixed lengths La and Lb, and makes them into packets 3a and 3b, respectively, and when it transmits the packets 3a and 3b, it transmits them, giving them flags 1 and headers 2a and 2b which slow the dada classification of the divided packets.例文帳に追加

多重化装置では、２種類の入力データ列ａ、ｂをそれぞれ固定長Ｌａ、Ｌｂで分割し、それぞれをパケット３ａ、３ｂとし、そのパケット３ａ、３ｂを送信するときに、フラグ１と、分割したパケットのデータ種別を示すヘッダ２ａ、２ｂとを付与して送信する。 - 特許庁

A multiplexer 14 generates an I^2S-format signal including 24-bit audio data with the PCM signal after bit rounding representing a higher bit signal and the decode information after conversion by the decode information conversion part 13 representing a lower bit signal, and outputs the generated signal to a post-processing processor 20.例文帳に追加

マルチプレクサ１４は、ビット丸め処理を行ったＰＣＭ信号を上位ビット信号とし、デコード情報変換部１３からの変換後のデコード情報を下位ビット信号とする２４ビットオーディオデータを含むＩ^2Ｓフォーマットの信号を生成してポスト処理プロセッサ２０へ出力する。 - 特許庁

Concerning this packet multiplexer, variable length packets inputted from (n) pieces of input channels are temporarily stored in input buffer parts 2-n for each input channel and the variable length packets stored in these input buffer parts 2-n are sequentially outputted while transformed into fixed length frame data.例文帳に追加

ｎ個の入力チャンネルより入力された可変長パケットを入力チャンネル毎に入力バッファ部２−ｎに一時記憶し、この入力バッファ部２−ｎに記憶された可変長パケットを多重化部１において固定長のフレームデータに変換して順次出力する。 - 特許庁