「data phase」に関連した英語例文の一覧と使い方(36ページ目) - Weblio英語例文検索

An azimuth, a distance and a relative speed with respect to a target are calculated in the processor 113 based on the (n) numbers of phase-corrected discrete Fourier transformation data.例文帳に追加

ビーム形成およびレーダ信号処理器１１３では、ｎ個の位相補正された離散フーリエ変換データを基に、ターゲットとの方位、距離、相対速度を算出する。 - 特許庁

To compute a beam scanning phase for directing a beam to a desired angle direction for each module without increasing a data transfer amount from a beam control circuit to the respective modules.例文帳に追加

ビーム制御回路から各モジュールへのデータ転送量を増加させること無く、所望の角度方向にビームを指向させるビーム走査位相をモジュール毎に演算する。 - 特許庁

Any one of them is selected based on bit 0 of the phase data and state transition of the pixel clock (PCLK) and outputted as the pixel clock (PCLK).例文帳に追加

また、これらの何れか一方を位相データのビット０と画素クロック（ＰＣＬＫ）の状態遷移とに基づいて選択し、これを画素クロック（ＰＣＬＫ）として出力する。 - 特許庁

Optical signals subjected to phase modulation in the respective systems are converted into intensity-modulated electric signals, and clocks and data are recovered independently in the respective systems.例文帳に追加

それぞれの系について、位相変調された光信号を強度変調された電気信号に変換し、それぞれの系で、独立に、クロック再生と、データ再生を行う。 - 特許庁

An image signal processing circuit 53 applies a gamma correction process for image data for which the pixel value is corrected for the focal detection pixels by the phase difference pixel correction section 47.例文帳に追加

画像信号処理回路５３は、位相差画素補正部４７によって焦点検出用画素の画素値が補正された画像データに対してガンマ補正処理を施す。 - 特許庁

An FEC input phase control circuit 130 extracts parity by prescribed bytes each, stores the data to a storage circuit 140, and produces signals Tin, Tout, S0.例文帳に追加

ＦＥＣ入力位相制御回路１３０は、フレームからパリティを所定バイトずつ抽出して蓄積回路１４０に格納するとともに、信号Ｔin，Ｔout ，Ｓ０を生成する。 - 特許庁

In the laminate structure, by the phase separation depending on the film containing Sb atoms and the film containing Ge atoms, the recording and the deleting of the data can be performed efficiently.例文帳に追加

上記積層構造では、Ｓｂ原子を含む膜とＧｅ原子を含む膜とによる相分離によって、データの記録及び消去を効率よく行うことができる。 - 特許庁

To provide a phase synchronization circuit in which characteristics of the circuit are optimally switched in accordance with a data transfer speed and a stable operation is realized for the speed.例文帳に追加

位相同期回路の特性を、データ転送速度に応じて、最適に切り替えることができ、データ転送速度に対して安定に動作できる位相同期回路を提供する。 - 特許庁

Encoding the private key data as the phase differences between the adjacent pulses of the consecutive optical pulse train can improve the transmission rate per optical pulse in this way.例文帳に追加

このように秘密鍵データを連続する光パルス列の隣接パルス間の位相差としてエンコードすることによって、光パルスあたりの伝送レートを改善することができる。 - 特許庁

When the commitment processing is completed, the completion is notified to the two-phase commitment TX control means 271 and the data update state on the transaction information management table 241 is rewritten.例文帳に追加

コミットメント処理が完了すると、２相コミットメントＴＸ制御手段２７１に通知し、トランザクション情報管理テーブル２４１上のデータ更新状態を書き換える。 - 特許庁

This decoder has a video output processor 24 for displaying the video data and a timer 20, which is connected to the video output processor 24 and provides video output phase control.例文帳に追加

本デコーダは、ビデオデータを表示するためのビデオ出力プロセサと、該ビデオ出力プロセサへ接続されておりビデオ出力位相制御を与えるタイマとを有している。 - 特許庁

One bit-clock signal for data strobing as before is turned to a plurality and the plurality of bit clock signals are provided with a prescribed phase difference from each other.例文帳に追加

従来は１つだけであったデータストローブのためのビットクロック信号を複数とし、これら複数のビットクロック信号の間には相互に所定の位相差を設けるようにした。 - 特許庁

To provide a timing adjustment circuit for a memory interface in which gate timing can be adjusted in accordance with a phase of an inputted data strobe signal, and a method.例文帳に追加

入力されたデータストローブ信号の位相に応じて、そのゲートタイミングを調整することのできるメモリインターフェイスのタイミング調整回路および方法を提供する。 - 特許庁

The degradation determination circuit 120 subjects the phase data to a degradation determination, and sends degradation determination information resulting from the degradation determination to a degradation determination information holding circuit 121.例文帳に追加

劣化判定回路１２０で位相データの劣化判定を行ない、劣化判定の結果得られた劣化判定情報を劣化判定情報保持回路１２１に送る。 - 特許庁

To easily perform center adjustment of common voltage in a common circuit which supplies common voltage in opposite phase to that of a data signal to a liquid crystal panel.例文帳に追加

液晶パネルに対しデータ信号と逆位相のコモン電圧を供給するコモン回路において、コモン電圧のセンター調整を容易に行うことができるようにする。 - 特許庁

A phase difference between a data signal and a clock signal is compared quantitatively without a high speed response of the circuit by adjusting an internal delay time of the delay circuit 17.例文帳に追加

遅延回路１７の内部遅延時間を調節することで、回路が高速応答しなくとも、データ信号とクロック信号の位相差を定量的に比較出来る。 - 特許庁

Then a discrete Fourier transform(DFT) block 26 receives a phase adjustment output to calculate a DFT so as to generate a plurality of channels with a different data rate.例文帳に追加

そして、離散フーリエ変換（ＤＦＴ）ブロック２６が、位相調整出力を受け取ってＤＦＴ計算を行い、異なるデータ・レートの複数のチャネルを生成する。 - 特許庁

A delay element 66 regulates a phase of the second clock signal corresponding to the first clock signal so that data can be received at the first clock in the write timing regulation mode.例文帳に追加

ディレイ素子６６は、ライトタイミング調整モードにて、データを第１クロックで受け取れるように、第１クロック信号に対する第２クロック信号の位相を調整する。 - 特許庁

To provide a tracking error detection device which reduces the power consumption when performing phase difference tracking error detection using data interpolation dependent upon digital signal processing.例文帳に追加

ディジタル信号処理によるデータ補間を用いた位相差トラッキング誤差検出を行う際に、消費電力の低減を図ることができるトラッキング誤差検出装置を提供する。 - 特許庁

To obtain an excellent reception characteristic by detecting a preamble signal inserted in advance to transmission data so as to extract an optimum symbol identification timing in a short time when receiving digital phase modulated signal.例文帳に追加

ディジタル位相変調信号を受信する際、周波数オフセットやフェージングにより、受信信号に位相回転が生じシンボル識別タイミングが最適点から外れる。 - 特許庁

To provide an apparatus and a method for projection capable of improving resolution by shifting the phase of modulated light when drawing is carried out according to pattern data.例文帳に追加

パターンデータに応じて描画を行う際に変調光の位相をシフトすることにより、解像度を高めることができる投影装置および投影方法を提供する。 - 特許庁

The controller 200 controls a phase difference in a data clock signal DCK or the like and the picture signal DA to be given to the liquid crystal panel 600.例文帳に追加

コントローラ２００は、この調整量指示信号に応じて、液晶パネル６００に与えるべきデータクロック信号ＤＣＫ等と映像信号ＤＡとの位相差を調整する。 - 特許庁

A period control data computing part 51 computes the proper period Din, using a period Dt of the reference pulse signal encoded using the phase difference ϕ as the unit.例文帳に追加

周期制御データ演算部５１は、前記位相差φを単位として符号化された基準パルス信号の周期Ｄｔを用い、前記適正周期Ｄinを演算する。 - 特許庁

As a result, frequency of the regenerated clock signal is not affected by the time delays caused via the gate, even if the phase of the input data is changed for each packet.例文帳に追加

これにより、入力データの位相がパケットごとに変わっても、再生されたクロック信号の周波数は、ゲート経由に起因する時間遅延の影響を受けない。 - 特許庁

To attain data transmission and synchronous control operation more simply, at a lower cost, with higher accuracy, and at a higher speed, when synchronizing the phase angles of a plurality of machine shafts through electrical control.例文帳に追加

電気制御によって複数の機械軸の位相角度を同期するに際して、データの伝送や同期制御演算を、より簡便・安価・高精度・高速に実現する。 - 特許庁

The second data acquisition part acquires a third output in which a phase difference by a second delay amount larger than the first delay amount is applied to the first output and a fourth output in which a phase difference by the first delay amount is applied to the third output.例文帳に追加

第２データ取得部は、第１遅延量よりも大きな第２遅延量による位相差を第１出力に対して付与した第３出力と、第３出力に対して第１遅延量による位相差を付与した第４出力とをそれぞれ取得する。 - 特許庁

In the flow of construction of business rules, the function of a scenario designer for "documentation for a flow by a designer" in a development phase corresponding to "combining components into a flow" in an analysis/design phase performs modularization and control of execution order about data processing for the functions constructed.例文帳に追加

ビジネスルール構築の流れにおいて、分析・設計フェーズの「部品を組み合わせ、フロー化」に対応した開発フェーズの「デザイナでフローをドキュメント化」するシナリオデザイナ機能が、構築する機能のデータ処理に関して部品化と実行順序の制御を行なう。 - 特許庁

Then, the difference 501 between the received OH phase of burst data and its expected reception phase is detected by an OH detection timing generation circuit 7, and the duty of the frequency dividing clock 402 of the frequency dividing circuit 9-3 is controlled according to the difference by a duty adjustment circuit 13.例文帳に追加

そして、ＯＨ検出タイミング生成回路７にてバーストデータの受信ＯＨ位相と、その受信期待位相との差５０１を検出し、この差に応じてデューティ調整回路１３で分周回路９−３の分周クロック４０２のデューティを制御する。 - 特許庁

To bring a reproducing signal or a receiving signal in phase with a clock signal with accuracy in a short time, and also to stabilize the state after phase matching, in a PLL device such as a PLL circuit of an information reproducing device or a PLL circuit of a data communication device or the like.例文帳に追加

情報再生装置のＰＬＬ回路またはデータ通信装置のＰＬＬ回路等のＰＬＬ装置において、再生信号または受信信号とクロック信号との位相を精度よくかつ短時間で一致させるとともに、位相一致後の状態を安定させる。 - 特許庁

The magnetic storage device reads the phase shift amount measuring bit formed on a magnetic storage medium 4 to output a playback signal, determines whether the playback signal is unfixed and measures a phase shift amount to a data recording bit of the write clock based on the determination result.例文帳に追加

磁気記憶装置が、磁気記憶媒体４に形成された位相ずれ量測定用ビットを読み取って再生信号を出力し、再生信号が不定であるかを判断し、判断結果に基づいて、ライトクロックのデータ記録用ビットに対する位相ずれ量を測定する。 - 特許庁

A comparator 22 compares the mismatched bit number 112 with an error permission bit number 114 stored in an error permission memory 20 to generate a phase detection signal 116, and a timing control circuit 24 corrects the phase of a data incorporating clock 120 on the basis of the signal 116.例文帳に追加

比較器22では、不一致ビット数112と誤り許容メモリ20に格納されている誤り許容ビット数114とを比較して位相検出信号116を生成し、タイミング制御回路24では位相検出信号116に基づいてデータ取り込みクロック120の位相を補正する。 - 特許庁

The rotational phase angle of the optical disk scanned by light beams is specified from address information or the like, the rotational phase angle of the address in the adjacent area is estimated using address arrangement data of the optical disk, and stabilization is performed by holding track control in position.例文帳に追加

アドレス情報などから光ビームが走査する光ディスクの回転位相角を特定し、光ディスクのアドレス配置データを用いて、隣接領域におけるアドレスの回転位相角を推定し、その位置においてトラッキング制御をホールドすることで安定化を行う。 - 特許庁

To provide a shape calculator for highly accurately measuring a shape by performing phase connection processing based on phase data obtained by an optical interferometer even concerning an object to be measured in which a singular part of a dust deposition part, a damaged part or the like partially exists, and to provide its program, its method and a shape-measuring device.例文帳に追加

ゴミの付着部や傷の生じた部分等の特異部が一部に存在する被測定物についても，光干渉計により得られる位相データに基づく位相接続処理を行うことによって高精度で形状を測定できること。 - 特許庁

When the input signal is divided into groups, grouping is performed, in such a way that at least one or more pilot sub carrier signals are contained in each group, and the phase correction of the data sub carrier is performed, on the basis of phase rotation amounts of pilot sub carrier signals contained in the same group.例文帳に追加

グループ分けの際には、各グループにつきパイロットサブキャリア信号が少なくとも１つ以上含まれるようにグループ分けを行い、データサブキャリアの位相補正は、同一のグループに含まれるパイロットサブキャリア信号の位相回転量に基づいて行う。 - 特許庁

To add a phase control function of minimizing a phase shift that a clock output signal has even if communication signal data is not inputted from a communication line to a DSU, in a DPLL circuit used for the DSU.例文帳に追加

本発明の課題は、ＤＳＵに使用されるＤＰＬＬ回路において、通信回線からＤＳＵに通信信号データが入力されない場合も、そのクロック出力信号に発生する位相変動を最小限に抑制する位相制御機能を付加することである。 - 特許庁

A delay control circuit 140 delays the first clock signal within the range of phase margin of the identification circuit 130 set in advance and controls the state of phase deviation between the data signal and the second clock signal, by making the second clock signal delay.例文帳に追加

遅延制御部１４０は、あらかじめ設定された識別回路１３０の位相余裕の範囲内で第１クロック信号を遅延させるとともに、第２クロック信号を遅延させることでデータ信号と第２クロック信号の位相ずれの状態を制御する。 - 特許庁

A C/A code generator 1 and a shift register 3 of this phase detector generate a plurality of C/A codes with different phases for each tip over a prescribed range of phases around an estimated code phase as the center and correlation devices #1-#10 obtain a correlation between respective C/A codes and received data.例文帳に追加

Ｃ／Ａコード発生器１とシフトレジスタ３とによって、推定コード位相を中心として所定位相範囲について１チップ毎に位相の異なった複数のＣ／Ａコードを発生し、相関器＃１〜＃１０はそれぞれのＣ／Ａコードと受信データとの相関を求める。 - 特許庁

A checkpoint processing section 6 stores the transition of a phase concerning last processing in a processing data tree storage section 8 together with a parameter in use in relation to a tree structure according to an operator's instruction, and in the case of other processing sections 2-4, the transition of the phase and the parameter are automatically stored.例文帳に追加

チェックポイント処理部６は、操作者の指示により、直前の処理に係るフェーズの遷移を木構造で関連付けて使用パラメータともに、処理データツリー記憶部８に記憶させ、他の処理部２〜４の場合は、自動的にフェーズの遷移とパラメータを記憶させる。 - 特許庁

To provide a transmitter-receiver for data superimposed on a video signal that eliminates the need for a phase locked loop and a specific high frequency clock signal phase-locked to a integer multiple of a horizontal scanning period, has a simple configuration and is surely in operation without any adjustment and to provide its method.例文帳に追加

位相同期ループや水平走査周期の整数倍に位相同期した特定高周波クロック信号が不要であり構成が簡単且つ無調整で確実に動作する映像信号へのデータ重畳送受信装置およびその方法を提供する。 - 特許庁

The thickness h of the oxide film is determined by considering the difference between this apparent resonance order nx and the resonance order n of the integer as an equivalent phase ψ, and collating the inclination k with respect to frequency of this equivalent phase ψ with measurement data prepared beforehand.例文帳に追加

この見かけの共鳴次数ｎｘと整数の共鳴次数ｎとのずれを等価位相ψとし、この等価位相ψの周波数に対する傾きｋをあらかじめ用意した検量データと照合させることにより酸化膜の厚さｈを決定する。 - 特許庁

The B-PSK period of a heirarchical transmission phase modulation signal is settled on the basis of the detection result of frame synchronism from this serial data, and the phase modulation signal in this period is used to reproduce a carrier, and this reproduced carrier is inputted to a complex multiplier 10.例文帳に追加

このシリアルデータからのフレーム同期の検出結果に基づいて階層化伝送位相変調信号のＢ−ＰＳＫ期間を確定し、この期間の位相変調信号を用いてキャリアを再生し、この再生キャリアを複素乗算器１０に入力する。 - 特許庁

A frequency control section C supplies values, obtained by multiplying the results of phase comparison between the timing information data value and the latch count, and phase comparison of predifference between a free running clock output value and the latch count by a weighting factor, as control values to the clock output section.例文帳に追加

周波数制御部Ｃは、タイミング情報データ値とラッチカウント値との位相比較、および自走クロック出力値とラッチカウント値の各前置差分との位相比較の結果に重み係数を乗算した値を制御値としてクロック出力部に供給する。 - 特許庁

This clock driver 1 supplies clock signals distributed to circuit devices 2 having a common power source while shifting their phases from one another and output data of the circuit devices 2 are outputted while a phase absorbing macro 3 absorbs their phase shifts.例文帳に追加

クロックドライバー１から共通電源を有する複数の回路装置２に分配するクロック信号の位相を互いにずらして供給するとともに、前記複数の回路装置２の出力データの位相ずれを位相吸収マクロ３により吸収して出力する。 - 特許庁

Characteristic information such as a detection signal from an envelop detector 8 to which the reproduced signal is supplied and a signal from the phase lock loop means 7 to indicate a phase lock, etc., and also the reproduced signal from the analog/ digital converter 6 are supplied to a data generating circuit 10.例文帳に追加

また再生信号の供給されるエンベロープ検出器８からの検出信号及び位相ロックループ手段７からの位相ロックを示す信号などの特性情報とアナログデジタル変換器６からの再生信号がデータ生成回路１０に供給される。 - 特許庁

The method includes a step (S610) for measuring a phase difference of a servo sector between a plurality of disks, and a step (S520) for adjusting an amount of cylinder skew of a logical data sector between a plurality of disks to be switched based on the phase difference of the servo sector measured between the plurality of disks.例文帳に追加

複数のディスク間のサーボセクターの位相差を測定するステップ（Ｓ５１０）と、複数のディスク間で測定されたサーボセクターの位相差に基づいて、スイッチングされる複数のディスク間の論理データセクターのシリンダースキュー量を調整するステップ（Ｓ５２０）と、を含む。 - 特許庁