「delay analysis」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

Then, the most strict variance quantity of two signals under the most strict operation conditions is searched based on the delay value and the random variance quantity, and respective variance coefficients are assigned to each gate based on the most strict variance quantity, and timing analysis is operated.例文帳に追加

そして、遅延値およびランダムばらつき量に基づき、最厳動作条件における２つの信号間の最厳ばらつき量を求め、最厳ばらつき量に基づいて、ゲート回路ごとに個別ばらつき係数を割り当て、タイミング解析を行なう。 - 特許庁

A reproduction frequency analysis apparatus 10 includes a measurement signal generating part 101, a mutual correlation function measurement part 103, a delay part 102, a coherence function measurement part 104, a frequency response function measurement part 105, an ideal frequency characteristic database 107, a difference part 106, a multiplex resolution analysis part 108, an effective band determination part 109, and an equalizer parameter calculation part 110.例文帳に追加

再生周波数分析装置１０は、測定信号発生部１０１と、相互相関関数測定部１０３と、遅延部１０２と、コヒーレンス関数測定部１０４と、周波数応答関数測定部１０５と、理想周波数特性データベース１０７と、差分部１０６と、多重解像度分析部１０８と、有効帯域判定部１０９と、イコライザパラメータ計算部１１０とを備える。 - 特許庁

A reproduction block 22 provides a user with an exact surround effect in reproduction of a multi-channel (5.1ch) audio signal by applying the filter coefficient calculated by the analysis block 21 to an output signal to the speakers 12 to 16 and giving appropriate time delay.例文帳に追加

再生ブロック２２は、解析ブロック２１により算出されたフィルタ係数を各スピーカ１２乃至１６への出力信号に適用させるとともに、適切な時間遅延を与えることで、マルチチャンネル（5.1ch）オーディオ信号再生時に正確なサラウンド効果をユーザに提供する。 - 特許庁

A latest predetermined amount of information needed for failure analysis is held in a nonvolatile memory (a RAM) in a normal operation, and all the data held in the nonvolatile memory (the RAM) are stored in an external storage device when the software processing delay is detected.例文帳に追加

障害解析に必要となる情報を通常動作時は最新の一定量を不揮発性メモリ(ＲＡＭ)に保持しておき、ソフトウェア処理遅延検出時に不揮発性メモリ(ＲＡＭ)に保持されている全データを外部記憶装置に保存するようにした。 - 特許庁

To provide a flow quality evaluation method and its system employing a frequency stability analysis that uses only data measured at one point in a packet network so as to estimate and evaluate the variance in a packet one-way transfer delay time.例文帳に追加

パケットネットワークにおいて、１地点で測定したデータのみを用いて、パケット片道転送遅延時間の分散を推定、評価することができる周波数安定度解析を用いたフロー品質評価方法およびその装置を提供することを目的とするものである。 - 特許庁

Then, the CPU compares, an amount of power source voltage decline for each cell obtained from an analysis result of power source net analyzing with the amount of power source voltage decline for the timing verification and performs second timing verification by re-calculating a delay value for a cell having a different value.例文帳に追加

その後、ＣＰＵは、電源網解析の解析結果により得られたセル毎の電源電圧降下量を前記タイミング検証用の電源電圧降下量と比較し、その値が異なるセルについて遅延値を再計算して第２タイミング検証を行う。 - 特許庁

The data reproducing device 400, according to the analysis data of radiowave conditions precedently obtained by the device 300 for analyzing radiowave conditions, selects the broadcast station at the time corresponding to a delay time that has elapsed until the data reproducing device passes a pass-through position of the device for analyzing radiowave conditions.例文帳に追加

データ再生装置４００は、電波状況分析装置２００により先行して得られた電波状況分析データに応じて、電波状況分析装置の通過位置をデータ再生装置が通過するまでの遅延時間に応じたタイミングで前記放送局を選択する。 - 特許庁

To provide a method that can measure a response time of the entire network even in a large-scale network system and collect operational information of a cause part by narrowing down the cause part when delay occurs about a network system performance fault analysis supporting method.例文帳に追加

ネットワークシステム性能障害分析支援方法に関し、大規模なネットワークシステムにおいても、ネットワーク全体における応答時間の測定を可能にし、遅延発生時に原因部位を絞り込み、当該部位の稼動情報を収集することを可能にする方法を提供する。 - 特許庁

To provide a wiring layout device for a semiconductor integrated circuit for reducing fluctuation in a wiring pattern dimension due to processing, improving accuracy of delay analysis in a layout design step, and facilitating attainment of a target operation frequency of a circuit.例文帳に追加

ダミー配線を極力付加することなく、加工による配線パターン寸法変動を抑制し、レイアウト設計段階で遅延解析をより正確にし、回路の目標動作周波数達成を容易化する半導体集積回路の配線レイアウト装置を提供することを目的とする。 - 特許庁

The time delay and pressure loss caused by the machine elements of an injection molding machine are compensated by the injection pressure curve Pa of the air shot with respect to the resin pressure curves Pa, Pn obtained by the analysis of the resin flow and the molding condition of mass-production molding can be simply obtained.例文帳に追加

樹脂流動解析によって得られた樹脂圧力カーブＰｓ、Ｐｎに対して、エアショットの射出圧力カーブＰａにより、射出成形機の機械要素による時間遅れ、圧力ロスを補い、簡単に量産成形の成形条件を得ることができる。 - 特許庁

In this low delay signal processor, volume of processings in the band affecting no perception of the direction of sound source in signal analysis processings and signal generation processings is reduced or omitted based on the characteristics of perception of the direction of sound source of the sense of hearing being strong on deterioration of signal with respect to the specific frequency band.例文帳に追加

聴覚の音源方向知覚特性が、特定の周波数帯域に関して信号の劣化に対して頑健であることに基づき、信号解析処理および信号生成処理の音源方向知覚に影響しない帯域の処理を軽減あるいは省略する。 - 特許庁

Each beat signal received by a vertical reception antenna 22 and a horizontal reception antenna 24 and acquired by multipliers 28, 30 is subjected to frequency analysis by a signal processing part 34, and four polarization components are acquired separately by utilizing the fact that each beat signal frequency is different based on delay information.例文帳に追加

垂直受信アンテナ２２、水平受信アンテナ２４で受信され乗算器２８，３０で得られたビート信号が信号処理部３４で周波数解析され、遅延情報に基づいてビート信号周波数が異なることを利用して４つの偏波成分が分離して取得される。 - 特許庁

The analysis unit establishes a transition condition for the received signal by systematic selection of a light emitting delay time for emitting the light signal at an observation time and calculates the light transit time from the required light emitting delay time.例文帳に追加

光通過時間原理により距離を測定する光電センサ１０であって、光信号を発光する発光部１２、直反射又は拡散反射された受光信号を受光する受光部１６、及び解析ユニット１８を備えており、解析ユニットが、観察時点に光信号を発光するための発光遅延時間をシステマチックに選択することにより受光信号のための移行条件を満たし、必要な発光遅延時間から光通過時間を計算するように構成されている。 - 特許庁

Then, a circuit to be inserted is assumed by an insertion circuit assuming circuit 108 by referring to the timing analysis result 107, and time to be generated by the circuit to be inserted is estimated by an insertion delay estimating process 110, and the insertion circuit for eliminating any timing error is selected by an insertion circuit deciding process 112.例文帳に追加

次に、タイミング解析結果１０７を参照し、挿入回路仮定工程１０８にて挿入する回路を仮定し、挿入遅延見積もり工程１１０にて挿入する回路により発生する時間を見積もり、挿入回路決定工程１１２によりタイミングエラーをなくすための挿入回路を選択し、決定する。 - 特許庁

To provide a progress management system of system development project for calculating a estimated delivery date and a estimated cost on the basis of the schedule and result of a system development analyzed considering at least assessment frequency, increase/decrease in man-hour, and delivery delay, and preparing a progress report from the analysis and calculation.例文帳に追加

少なくとも査定回数と工数増減と納期遅延を考慮して解析したシステム開発の予定と実績との差に基づいて予想納期及び予想費用を算出し、これらの解析及び算出の結果から進捗報告を作成するシステム開発プロジェクト進捗管理システムを提供することを課題とする。 - 特許庁

To provide an automatic chemical analyzer reducing a delay of inspection due to a simple error and improving efficiency and speed of data submission of an inspection department by providing a function storing the whole reaction process during an analysis, applied to a concentration calculation of a random sample by a random calibration result and recalculating it.例文帳に追加

分析時の全反応過程を記憶しておき、任意のキャリブレーション結果により任意の試料の濃度計算に適用し、再計算する機能を有することにより、単純ミスによる検査の遅れが減少し、検査室のデータ提出スピードアップ化や効率向上が図れる自動化学分析装置を実現する。 - 特許庁

The delay profile analysis circuit is provided at least with e.g. a sample point extract circuit 15 that samples is a pilot carrier having a pilot signal and decreases number of sample points at a decreased sample point interval and with a fast Fourier transform(FFT) circuit 17 that applies inverse Fourier transform to the pilot carrier with a small number of sample points from the sample point extract circuit 15.例文帳に追加

遅延プロファイル解析回路が、パイロット信号を有するパイロット搬送波をサンプルし且つサンプルポイント位置をつめてサンプルポイント数を少なくする例えばサンプルポイント抽出回路１５と、サンプルポイント抽出回路からのサンプルポイント数の少ないパイロット搬送波を逆フーリエ変換するＦＦＴ回路１７とを少なくとも備えたことを特徴とする。 - 特許庁

A signal analysis section 17 simulates inputting of an electric signal into a specified place of semiconductor integrated circuits displayed on the screen, analyzes signal levels among the respective cells including wiring delay based on the layout corresponding width and wiring length of the wiring, and displays the acquired signal level on the wiring with different colors for the respective levels.例文帳に追加

信号解析部１７は、画面表示された半導体集積回路のうち、指定された箇所に模擬的に電気信号を入力し、各セルの信号処理機能、配線のレイアウト対応幅及び配線長に基づいて、配線遅延を含めて各セル間の信号レベルを解析し、得られた信号レベルを各レベル毎に異なる色で配線上に画面表示させる。 - 特許庁

In its analysis in the World Economic Outlook, the IMF points out, as a global risk factor, the possibility that an erosion of confidence in Japan’s fiscal position could have negative spillover effects on the global financial markets.We recognize that steady implementation of fiscal consolidation measures that are sufficient enough to maintain market confidence is an important task that we must accomplish, without delay, for the sake of, not only our domestic economy, but also the global economy. 例文帳に追加

IMFのWEOの分析において、我が国財政への信認の低下が世界の金融市場に負の波及効果をもたらすことが世界経済のリスクの一つとして指摘されており、市場の信頼を得るに足る財政健全化の着実な実施が、我が国のみならず、世界経済にとって先送りできない重要課題と認識しています。 - 財務省

This device includes an RTL(register transfer level) timing analysis part 102 which analyzes the circuit description of RTL and detects a multi-cycle path candidate whose delay covering its start point through end point exceeds a clock cycle or not and a check part 103 which collates the multi-cycle path candidate with the multi-cycle path/false path that is designated for analyzing the gate level timing.例文帳に追加

ＲＴＬ（レジスタ・トランスファ・レベル）の回路記述を解析して、開始点から終了点までの遅延がクロック周期を越えているマルチサイクルパス候補を検出するＲＴＬタイミング解析部１０２と、マルチサイクルパス候補と、ゲートレベルのタイミング解析のために指定されるマルチサイクルパス指定・フォールスパス指定とを突き合わせて比較するチェック部１０３とを具備する。 - 特許庁

To reduce a delay in processes from transmission to reproduction of a speech waveform, in a speech processor wherein an echo canceler which performs acoustic suppression processing by frames in a frequency range and an encoder which prereads data of a last frame, analyzes the state of the speech signal of the frame, and determines a mode used for encoding processing according to the analysis result to carry out the encoding processing are cascaded and placed in operation.例文帳に追加

周波数領域でフレームごとに音響抑圧処理を行うエコーキャンセラと１フレーム前のデータを先読みし、そのフレームの音声信号の状況を分析し、その分析結果により符号化処理に用いるモードを決定して符号化処理を施す符号器とを縦続接続して動作させる音声処理装置において、送話から音声波形の再生までの遅延を削減する。 - 特許庁

A re-convergence path detecting method includes (A) implementing a static timing analysis associated with a pair of a clock terminal and a register included in the design circuit and calculating a maximum and a minimum of clock delay from the clock terminal to the register, and (B) comparing the calculated maximum and minimum with each other to decide whether there is a re-convergence path between the clock terminal and register.例文帳に追加

再収斂パス検出方法は、（Ａ）設計回路に含まれるクロック端子とレジスタのペアに関して静的タイミング解析を実行し、クロック端子からレジスタへのクロック遅延の最小値及び最大値を算出することと、（Ｂ）算出された最小値と最大値とを比較することにより、クロック端子とレジスタとの間の再収斂パスの有無を判定することと、を含む。 - 特許庁

For signal wiring formed on each different wiring layer in order to interconnect a first logic element and a second logic element arranged on a semiconductor integrated circuit and interconnected through vias, timing analysis is performed between the first logic element and the second logic element (S02), an a decision is made whether a signal propagation delay time satisfies a specified reference value or not (S03, S04).例文帳に追加

半導体集積回路に配置される第１論理素子と第２論理素子を互いに接続するために、異なる配線層にそれぞれ形成され、且つビアを通して互いに接続する信号配線に対して、前記第１論理素子と前記第２論理素子間のタイミング解析をおこない（Ｓ０２）、信号伝播遅延時間が所定の基準値を満たすか否かを判定する（Ｓ０３、Ｓ０４）。 - 特許庁

Signal lines in which signals are transferred in the same time unit are classified to a simultaneous transition group based on cell arrangement information, signal lines belonging to the simultaneous transition group are assigned to Gcells at double or more wiring track pitches, and first delay information is assigned to the assigned signal lines for each Gcell to perform a timing analysis.例文帳に追加

セル配置情報に基づき、同一の時間ユニットにおいて信号が遷移する信号配線を同時遷移グループにグループ分けし、同時遷移グループに属する信号配線については２倍以上の配線トラックピッチで信号配線をＧｃｅｌｌに割り当て、Ｇｃｅｌｌごとに、割り当てられた信号配線に対して第１遅延情報を付与してタイミング解析を行なう。 - 特許庁

The circuit design support device 10 comprises a description information analysis part 211 which generates a second description 232 with low abstraction based on a first description 231 with high abstraction for the circuit to be designed; and a line delay information generation part 213 which associates a line number in the first description 213 with a resource in the second description 232.例文帳に追加

本発明による回路設計支援装置１０は、設計対象回路に関して記述された抽象度の高い第１記述２３１に基づき、抽象度の低い第２記述２３２を生成する記述情報解析部２１１と、第１記述２３１における行番号と、第２記述２３２における資源とを対応付ける行遅延情報生成部２１３とを具備する。 - 特許庁

Since results of empirical analysis indicate that discrimination by managers against women is a factor causing the delay in the advancement of women68, the Equal Employment Opportunity Law that prohibits sex discrimination in assignment and promotion must be complied with and promotion of women to management positions, improvement in workplace culture, and other positive actions of companies69 must be encouraged.例文帳に追加

経営者による女性差別が女性の登用の後れに寄与しているとの実証分析68の結果もあることから、配置や昇進等における性差別を禁止する男女雇用機会均等法が遵守されるとともに、女性の管理職への登用や職場風土の改善など企業におけるポジティブ・アクション69の取組が推進される必要があると考えられる。 - 経済産業省