「delay analysis」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

This electronic computer device includes processing of detecting a software processing delay and collecting failure analysis data as a part of processing of middleware used by an application.例文帳に追加

ソフトウェア処理遅延の検出処理と障害解析データの採取処理を、アプリケーションが使用するミドルウェアの処理の一部として実装する。 - 特許庁

At this time, propagation of slew rate distribution is handled by inputting the input slew rate considering the previous correlation between the output delay distribution and output transition distribution, and accurate delay distribution analysis is allowed.例文帳に追加

このときに、前段の出力遅延分布と出力遷移分布の相関を考慮した入力スルーレートを入力することによりスルーレート分布の伝播を扱うこととなり、精度の高い遅延分布解析が可能となる。 - 特許庁

At the time of receiving a reservation for updating a DB 9 including the specification of an undating execution date from a client 1, a delay updating analysis part 4 stores the contents of the reservation in updating log information 12 through a delay updating reservation part 7.例文帳に追加

遅延更新解析部４は、クライアント１から更新実行日時の指定を含むDB９の更新の予約を受けると、遅延更新予約部７を介して更新ログ情報に予約の内容を記憶する。 - 特許庁

The design support system of a multi-power source integrated circuit executes the performance analysis of delay or the like (step A4), and when any constraint is not satisfied, a floor plan and performance analysis result are input, and a voltage island is generated (step A6).例文帳に追加

多電源集積回路の設計支援システムは、遅延等の性能解析を実行し（ステップＡ４）、制約を満たさない場合、フロアプラン、性能解析結果を入力として、電圧アイランドを生成する（ステップＡ６）。 - 特許庁

An analysis bank 5 as the corrected DFT modulation analysis bank generates a subchannel signal by an analysis filter 12 and a decimator 13 for decimation to a ratio M/2 from a quadrature-demodulated equivalent baseband signal and an equivalent baseband signal delayed by one sample through a delay unit 11.例文帳に追加

修正ＤＦＴ変調分析バンクである分析バンク５は、直交復調された等価ベースバンド信号および遅延器１１により１サンプル遅延させた等価ベースバンド信号から、それぞれ分析フィルタ１２および比Ｍ／２にデシメートするデシメータ１３によってサブチャネル信号を生成する。 - 特許庁

A frequency analysis section 326 applies frequency analysis to the received signal, an arithmetic control section 324 applies fast-Fourier transformation tot the result and generates control signals for the delay, phase shift and attenuation processing from the result of frequency analysis by referencing a table generated in advance.例文帳に追加

周波数解析部３２６にて受信信号を周波数解析し、その結果を演算制御部３２４にて高速フーリエ変換し、その結果を以て予め作成しておいたテーブルを参照することにより、遅延時間、移相量及び減衰率の制御信号を発生させる。 - 特許庁

If there is an abnormality in the operation information like service suspension of or delay in the transportation, the information analysis part 12 stores all the information in an operation information part 14.例文帳に追加

運行情報に交通機関の運休、遅延など異常がある場合は、情報解析部１２はその情報 を全て運行情報部１４に格納する。 - 特許庁

To provide information reflecting an analysis result without large delay by taking the action history change of a user or correlation between users into consideration.例文帳に追加

利用者の行動履歴変化または利用者間での相関を考慮して、大きな遅延なく解析結果を反映させた情報提供を可能にする。 - 特許庁

To provide a circuit analysis apparatus capable of more accurately analyzing the signal transmission delay of a circuit at an RT level where abstractness is higher than at a gate level.例文帳に追加

ゲートレベルよりも抽象度の高いＲＴレベルにおける回路の信号伝播遅延をより正確に解析可能にした回路解析装置を提供する。 - 特許庁

An output stage delay calculation module 4 executes circuit simulation on the basis of on the information 3 and outputs a transient analysis result 5.例文帳に追加

出力段遅延計算モジュール４は、出力段・配線ＲＣネット情報３を基に回路シミュレーションを実行し、過渡解析結果５を出力する。 - 特許庁

To provide a system and a method for statistical or a probabilistic static timing analysis of a digital circuit, taking into account a statistical delay variation.例文帳に追加

統計的な遅延変動を考慮した、デジタル回路の統計的または確率的な静的タイミング解析のためのシステムおよび方法を提供すること。 - 特許庁

A resistance and capacity network is defined under the consideration of a coupling capacity on which signal transition is reflected, and timing analysis is linked so that delay calculation can be operated.例文帳に追加

信号遷移を反映したカップリング容量を考慮して抵抗・容量ネットワークを定義し、タイミング解析をリンクさせて遅延計算を行う。 - 特許庁

The logic synthesis of the HDL description 10 is performed by referring to the file 13 and delay analysis is performed on the basis of a logic synthesis result.例文帳に追加

論理合成はＨＤＬ記述１０について遅延制約ファイル１３を参照して行い、遅延解析は論理合成結果について行う。 - 特許庁

One of the methods is for timing analysis by calculating a delay variation value of a cell by the influence of the stress and applying it to the cell.例文帳に追加

１つは、応力の影響によるセルの遅延ばらつき値を求め、セルに付与することで応力の影響を考慮したタイミング解析などを行う。 - 特許庁

The step S102 includes detecting a voltage condition that shows the most pessimistic result of timing analysis among voltage conditions in each of power-source domains, determining whether to add a delay factor to the voltage condition, and adding the delay factor.例文帳に追加

このステップＳ１０２では、各電源ドメインにおける電圧条件のうち、タイミング解析結果が最も悲観的となる電圧条件を検出し、該電圧条件に対して遅延係数を付加するか判定し、遅延係数を付加する。 - 特許庁

Then, the coupling capacity is redefined based on a newly calculated timing analytic result so that the resistance and capacity network can be generated, and the delay calculation and timing analysis are operated again.例文帳に追加

新たに求められたタイミング解析結果を基に、再度カップリング容量を定義して抵抗・容量ネットワークを作成し、再び遅延計算とタイミング解析を実施する。 - 特許庁

The analysis support device 100 acquires a measured correlation distribution 110 of measured delay values and leak current values of a chip C after manufacture associated with a circuit to be analyzed.例文帳に追加

解析支援装置１００は、解析対象回路に関する製造後のチップＣの実測された遅延値とリーク電流値との実測相関分布１１０を取得する。 - 特許庁

To provide a monitoring method for accurately estimating in advance the dispersion of electrical characteristics or circuit delay characteristics of the semiconductor device while utilizing RSF-based analysis.例文帳に追加

ＲＳＦによる解析手法を利用しつつ，半導体装置の電気特性や回路遅延特性のバラツキを正確に前もって見積もるためのモニタリング方法を提供する。 - 特許庁

In this case, when the driver performs steering in response to the pseudo disturbance torque, a response steering condition detection analysis part 1D detects the delay time of the response steering by the driver.例文帳に追加

ここで、擬似外乱トルクに応答して運転者が操舵すると、応答操舵状況検出分析部１Ｄが運転者の応答操舵の遅れ時間を検出する。 - 特許庁

Static timing analysis 7 uses delay models 3 prepared by the function blocks and wiring RC information 6 to extract the critical path at chip level by the CAD tool.例文帳に追加

スタティックタイミング解析７は機能ブロック単位に作成された遅延モデル３と配線ＲＣ情報６を使用し、ＣＡＤツールにてチップレベルでのクリティカルパスを抽出する。 - 特許庁

Thereby range of dispersion values of delay of the signal paths of the semiconductor integrated circuit can be limited by performing timing analysis considering dispersion values of delay about for every voltage values being changed by voltage drop and placement position of logic cells.例文帳に追加

これにより、論理セルの電圧ドロップや配置位置によって変動する電圧値ごとについて、遅延のばらつき値を考慮してタイミング解析を行うことにより、半導体集積回路の信号パスの遅延のばらつき値の範囲を狭めることができる。 - 特許庁

Decay optimization 102, delay optimization state analysis 104, retrieval 107 of a block connected to a path which does not meet timing limitations, and delay optimization re-execution 108 of a block where timing limitations are reallotted are conducted resting on the above data.例文帳に追加

このデータに基づき、遅延最適化１０２、遅延最適化状況の分析１０４、タイミング制約を満たさないパスの接続先ブロックの検索１０７、タイミング制約の付け替えがあるブロックの遅延最適化の再実行１０８、の各処理に基づき構成される。 - 特許庁

Evaluation of this technique is performed on the cross-spectrum analysis, with a delay between the original image and the reproduced image, after compression and reproduction, being detected and taken into account.例文帳に追加

クロススペクトル解析に際して、圧縮再生で行なうフィルタで生ずる原画像と圧縮再生画像との間の遅延を検出考慮して正確に解析し、当技法を評価した。 - 特許庁

Further, mode analysis and stability determination are performed based on a characteristic equation of a linear time delay system to determine the mass, rigid coefficient and damping coefficient of the dynamic damper.例文帳に追加

さらには、線形時間遅れ系の特性方程式に基づいてモード解析と安定判別とを行って、動吸振器の質量、剛性係数、減衰係数を決定することにした。 - 特許庁

This simulation device performs electromagnetic field circuit cooperative analysis to a first substrate and a second substrate electrically connected through a circuit element having a finite delay time.例文帳に追加

本発明に係るシミュレーション装置は、有限の遅延時間をもつ回路素子を介して電気的に結合された、第１の基板と第２の基板とに対し、電磁界回路連携解析を行なう。 - 特許庁

Further, a two-dimensional graph based upon the Cd1 as one axis and Cd2-Wmin as the other axis is generated and on this two-dimensional graph, the delay analysis result of the circuit part is plotted.例文帳に追加

また、例えばＣｄ１を１つの軸とし、Ｃｄ２−Ｗｍｉｎを他の１つの軸とした２次元グラフを作成し、この２次元グラフに前記回路部の遅延解析結果をプロットする。 - 特許庁

At first, a net list 101 is inputted, and the maximum and minimum values of delay coefficients corresponding to the characteristics of respective clock paths at a data transmission side FF and a data reception side FF are set by a path-categorized delay coefficient setting process 104, and a timing analysis process 106 is executed.例文帳に追加

まず、ネットリスト１０１を入力とし、パス別遅延係数設定工程１０４によりデータ送り側ＦＦとデータ受け側ＦＦのクロックパスにそれぞれのパスの特徴に応じた遅延係数の最大値と最小値を設定し、タイミング解析工程１０６を行う。 - 特許庁

The mesh driver structure generation part includes a power consumption evaluation part 23 for calculating the evaluation value of the power consumption for each of the plurality of mesh clock structure candidates, and a delay analysis part 24 for calculating the evaluation value of the delay time difference of the clock signals for each of the plurality of mesh clock structure candidates.例文帳に追加

メッシュドライバ構造生成部は、複数のメッシュクロック構造候補の各々について消費電力の評価値を算出する消費電力評価部と、複数のメッシュクロック構造候補の各々についてクロック信号の遅延時間差の評価値を算出する遅延解析部とを備える。 - 特許庁

Thus, since the designer can clearly specify a part where the delay of the entire circuit can be efficiently handled in the behavior level description, a series of the flow including the behavioral synthesis, the delay analysis and the behavior level description improvement is quickly completed.例文帳に追加

これにより設計者は、動作レベル記述のなかで、回路全体の遅延不具合対策を効率的に行うことができる箇所を明確に特定することができるため、動作合成、遅延解析、動作レベル記述改善の一連のフローの収束を速めることができる。 - 特許庁

Circuit connecting information concerning a circuit to be an object for timing analysis, input delay information in an input terminal for inputting a signal to the circuit, delay information in a logical element in the circuit and, besides, a bus confliction limit value and a bus floating limit value are successively read (S1-S11).例文帳に追加

タイミング解析の対象となる回路に関する、回路接続情報、この回路へ信号を入力する入力端子における入力遅延情報、この回路内の論理素子における遅延情報、さらにバス競合制限値及びバスフローティング制限値を順次読み込む（Ｓ１〜Ｓ４）。 - 特許庁

To obtain a plant operation support apparatus that can improve the accuracy of a simulation by incorporating an analysis value which is inputted to a system with a large time delay into a simulation model.例文帳に追加

長大な時間遅れを伴ってシステムに入力される分析値をシミュレーションモデルに取り込むことにより、シミュレーションの精度を向上させることができるプラント運転支援装置を実現すること。 - 特許庁

To provide a semiconductor evaluation device, its method, and a program, which acquires internal delay information of an LSI without using a special circuit, and enables process monitoring, failure analysis and quality determination.例文帳に追加

特別な回路を使用せず、ＬＳＩの内部遅延情報を取得し、プロセスモニタ、不良解析、良否判定を可能とする半導体評価装置およびその方法、並びにプログラムを提供する。 - 特許庁

When the received data are the actuation packet (S150: YES), the data analysis part 250 analyzes the received actuation packet, extracts an actuation delay time included in the data, and passes it to a time measuring part 260 (S170).例文帳に追加

起動パケットである場合（Ｓ１５０−ＹＥＳ）、データ解析部２５０は、受信した起動パケットを解析し、データ中に含まれる起動遅延時間を抽出して時間計測部２６０に渡す（Ｓ１７０）。 - 特許庁

An FFT (fast Fourier transform) analysis result and group delay characteristic discrimination means 7 outputs a condition discrimination signal for discriminating whether or not a carrier signal group of a digital broadcast signal satisfies a prescribed condition.例文帳に追加

ＦＦＴ解析結果および群遅延特性判別手段７は、ディジタル放送信号の搬送波信号群が所定の条件を満たしているか否かを判別する条件判別信号を出力する。 - 特許庁

A packet header analysis/calculation section 17 of a router 1 calculates the remaining inter-node average delay time by each arrived packet, on the basis of the difference between a current time and the arrival schedule time and hop number up to the destination terminal.例文帳に追加

ルータ１では、パケットヘッダ解析／計算部１７が、到着パケット毎に現在時刻と到着予定時刻の差及び目的端末までのホップ数から、残余ノード間平均遅延時間を計算する。 - 特許庁

The signal receiving apparatus which is connected to the antenna having a signal amplification means through the cable includes: a delay time measurement means which supplies the signal amplification means with power for signal amplification, receives a signal amplified by the signal amplification means, and measures delay time caused by the cable between the antenna and the signal receiving apparatus; and a signal analysis means for generating a synchronization signal using the delay time measured by the delay time measurement means.例文帳に追加

信号増幅手段を備えるアンテナとケーブルを介して接続された信号受信装置であって、信号増幅手段に対して信号増幅を行うための電力供給を行い、信号増幅手段で増幅された信号を受信して、アンテナと該信号受信装置の間のケーブルによる遅延時間を測定する遅延時間測定手段と、遅延時間測定手段により測定された遅延時間を用いて同期信号を生成する信号解析手段と、を有する。 - 特許庁

The analysis support device 100 calculates correction values set for the respective variance models so that an estimated correlation distribution 120 of delay values and leak current values of the circuit to be analyzed which are calculated using the variance models for the delay values and leak current values of the cell matches the acquired measured correlation distribution 110.例文帳に追加

解析支援装置１００は、セルの遅延値およびリーク電流値の各々のバラツキモデルを用いて計算される解析対象回路の遅延値とリーク電流値との見積相関分布１２０が、取得した実測相関分布１１０と一致するように、各々のバラツキモデルに設定された補正値を算出する。 - 特許庁

To obtain a radio wave environment analysis device that can simultaneously measure an arrival azimuth of an incident signal, a propagation delay time and relative power and that is suitable for mobile communication environment regardless of a simple hardware configuration.例文帳に追加

移動通信環境に適し、簡便なハードウェア構成で、入射する信号の到来方位、伝搬遅延時間および相対電力を同時に測定することのできる電波環境分析装置を得ること。 - 特許庁

This timing analysis program reads out data presenting the wiring length, the inter-pass distance and the chip size, and calculates the wiring OCVp factor using data read out to apply the calculated wiring OCVp factor to the wiring delay value.例文帳に追加

それら配線長、パス間距離、及びチップサイズを示すデータを読み出し、読み出されたデータを用いて配線ＯＣＶｐ係数を算出し、算出された配線ＯＣＶｐ係数を配線遅延値に適用する。 - 特許庁

The representative value calculation unit calculates a representative value of slack representing a timing margin in a circuit path by inputting circuit data for the semiconductor integrated circuit and performing timing analysis based on the characterized delay library.例文帳に追加

代表値算出部は、半導体集積回路の回路データを入力し、キャラクタライズされた遅延ライブラリに基づいてタイミング解析して回路パスにおけるタイミング余裕を示すスラックの代表値を算出する。 - 特許庁

To provide a semiconductor integrated circuit having a test response analysis circuit, capable of controlling increase in area and increase in the data required for the test, and to provide a method for testing delay fault which uses the circuit.例文帳に追加

本発明は、面積の増大を抑え、テストに必要なデータの増大も抑えることが可能なテスト応答解析回路を有する半導体集積回路及びそれを用いた遅延故障テスト方法を提供する。 - 特許庁

In the radio relay device, an analysis controller controls so that a canceler input signal is FFT-analyzed, the obtained data are averaged, the thus obtained spectrum data are further IFFT-analyzed to calculate a delay profile, and the number of times of averaging processing is reduced as the residue of the calculated delay profile becomes large in updating a tap coefficient from the delay profile.例文帳に追加

本発明に係る無線中継装置は、解析制御装置が、キャンセラ入力信号をＦＦＴ解析し、得られたデータの平均処理を行い得られたスペクトラムデータをさらにＩＦＦＴ解析して遅延プロファイルを算出し、当該遅延プロファイルからタップ係数の更新を行うにあたり、算出した前記遅延プロファイルの残差が大きくなるほど平均処理の回数を減じるように制御する。 - 特許庁

Does the institution provide a system to ensure that when any problem with regard to the appropriateness of the market risk measurement technique is detected based on the results of backtesting and the analysis thereof, the problem is reported to the Board of Directors or equivalent organization to the Board of Directors without delay and countermeasures are formulated? 例文帳に追加

バック・テスティングの結果及び分析より、市場リスク計測手法の適切性に問題が発見された場合、速やかな取締役会等への報告及び対応策の策定のための態勢を確保しているか。 - 金融庁

A noise component elimination part 20 of a delay profile analysis circuit 100-1 determines a modulation error ratio from a carrier symbol in which transmission path characteristics are equalized using an SP signal, estimates an S/N equivalent therewith and sets a threshold value.例文帳に追加

遅延プロファイル解析回路１００−１の雑音成分除去部２０が、ＳＰ信号を用いて伝送路特性を等化した後のキャリヤシンボルから変調誤差比を求め、これと等価のＳ／Ｎを推定し、しきい値を設定する。 - 特許庁

From an analysis result, an optimal reset time Ro is considered as Ro=4*|K|*(T+L) by a proportionality control object signal transmission characteristic value from the operation amount to a control amount, namely, a gain constant K and a delay time (equivalent time constant T + equivalent dead time L).例文帳に追加

解析結果から、操作量から制御量までの定位性制御対象信号伝達特性値、すなわちゲイン定数Ｋと遅れ時間（等価時定数Ｔ＋等価むだ時間Ｌ）とより、最適リセット時間ＲｏをＲｏ＝４＊｜Ｋ｜＊（Ｔ＋Ｌ）とする。 - 特許庁