「fifo type」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

VOLUME-CHANGEABLE FIFO TYPE STORAGE APPARATUS HAVING RELEASE STATION例文帳に追加

放出ステーション付きの可変容量ＦＩＦＯ型貯蔵所 - 特許庁

To provide a FIFO-type storage with a small-scale circuit.例文帳に追加

小さな規模の回路で、ＦＩＦＯ型の記憶装置を提供する。 - 特許庁

To reduce circuit scale of an address counter using a point shift type FIFO circuit.例文帳に追加

ポイントシフト型ＦＩＦＯ回路を用いたアドレスカウンタの回路規模を縮小する。 - 特許庁

To provide a semiconductor device reducing the number of signal wires required for controlling a point shift type FIFO circuit.例文帳に追加

ポイントシフト型ＦＩＦＯ回路の制御に必要な信号配線の本数を削減する。 - 特許庁

That is, the interruption factor holding device 30 is made to operate as an FIFO type factor register.例文帳に追加

即ち、割込み要因保持装置３０は、ＦＩＦＯ型の要因レジスタとして動作する。 - 特許庁

To provide an FIFO type storage device which can be constituted at low costs by reducing a circuit scale.例文帳に追加

回路規模を低く押さえかつ安価に構成できるＦＩＦＯ型記憶装置を提供する。 - 特許庁

SELF-SYNCHRONOUS TYPE FIFO MEMORY DEVICE, SYSTEM HAVING INTERFACE FOR TRANSFERRING DATA USING THIS DEVICE, AND NON-SYNCHRONOUS TYPE INFORMATION PROCESSING DEVICE例文帳に追加

自己同期型ＦＩＦＯメモリ装置、これを用いたデータ転送用インターフェイスを有するシステムおよび非同期型情報処理装置 - 特許庁

The latency counter includes a point shift type FIFO circuit 300 to be controlled with a count value of a counter circuit 200.例文帳に追加

カウンタ回路２００のカウント値によって制御されるポイントシフト型ＦＩＦＯ回路３００を備える。 - 特許庁

The pattern counter control part 74 reads the expanded sequence program from the FIFO-type memory 60 at a high speed.例文帳に追加

パターンカウンタ制御部７４は、ＦＩＦＯ型メモリ６０から高速で展開シーケンスプログラムを読み出す。 - 特許庁

FIRST-IN FIRST-OUT(FIFO) TYPE MEMORY CONTROL CIRCUIT DEVICE, IMAGE PROCESSING CIRCUIT DEVICE, AND IMAGE PROCESSING DEVICE PROVIDED WITH THEM例文帳に追加

先入れ先出し型メモリ制御回路装置、画像処理回路装置およびそれらを備えた画像処理装置 - 特許庁

To provide a FIFO type data input-output device capable of performing high-speed data fetching and whose circuit is miniaturized.例文帳に追加

高速なデータ取り出しを可能とし、回路の小型化を実現するＦＩＦＯ型データ入出力装置を提供する。 - 特許庁

Data is asynchronously transferred between the device and the bus through the use of a FIFO in accordance with the decided transfer type.例文帳に追加

データは、決定された転送のタイプに応じて、デバイスとバスの間でＦＩＦＯを使用して非同期に転送される。 - 特許庁

The line average concentration read from the FIFO type memory S3 receiving the read command is inputted to an adder-subtracter S9.例文帳に追加

読出し指令を受けたＦＩＦＯ型メモリＳ３から読出されたライン平均濃度は、加減算器Ｓ９に入力される。 - 特許庁

To provide an FIFO type memory control circuit device, an image processing circuit device, and an image processing device provided with them capable of reducing the load on a CPU, simplifying the device, and increasing the image processing speed by using an FIFO type memory.例文帳に追加

先入れ先出し型メモリを用いてＣＰＵの負荷軽減、装置の簡略化および画像処理の高速化を可能とする先入れ先出し型メモリ制御回路装置、画像処理回路装置およびそれらを備えた画像処理装置を提供する。 - 特許庁

To provide a serial access memory having a function possessed by an access memory of the conventional FIFO type and a function possessed by possessed by a serial access memory of a line access type in combination and a data write/read method.例文帳に追加

従来のＦＩＦＯタイプのシリアルアクセスメモリが有する機能と，ラインアクセスタイプのシリアルアクセスメモリが有する機能を兼ね備えたシリアルアクセスメモリおよびデータライト／リード方法を提供する。 - 特許庁

A pattern generator 10 is provided with a sequence control part 50, FIFO-type memory 60, a pattern creating part 70, and a clock circuit 84.例文帳に追加

本発明によるパターン発生器１０は、シーケンス制御部５０、ＦＩＦＯ型メモリ６０、パターン生成部７０、及びクロック回路８４を備える。 - 特許庁

A preprocessor 641 outputs packet data to a cut-type FIFO buffer 642 when the preprocessor determines that a reception packet is the IPsec packet.例文帳に追加

前置処理部６４１は、受信パケットがＩＰｓｅｃパケットであると判断した場合に、カット型のＦＩＦＯバッファであるバッファ６４２にパケットデータを出力する。 - 特許庁

Upon receiving the data write command, the FIFO type memory S3 stores the required line average concentration based on the continuous input data from an analog divider S2.例文帳に追加

データ書込み指令を受けると、ＦＩＦＯ型メモリＳ３は、除算器Ｓ２からの連続的な入力データから必要なライン平均濃度を記憶する。 - 特許庁

A receiving data buffer 50 is a first-in and first-out type (FIFO) buffer and the operation key state data received from the respective game machines are stored in order.例文帳に追加

受信データバッファ５０は先入れ先出し型（ＦＩＦＯ）バッファであり、受信した各ゲーム機からの操作キー状態データを順序づけて記憶する。 - 特許庁

An FIFO type memory 301 is prepared by a maximum path number N, and delays an input signal by a delay quantity controlled by a DSP 303.例文帳に追加

ＦＩＦＯ型メモリー３０１は、最大パス数Ｎだけ用意され、ＤＳＰ３０３により制御された遅延量だけ入力信号を遅延させる。 - 特許庁

In this card type device 10, when data are not written in a reception FIFO memory 21, a write signal RXRDY from the reception FIFO memory 21 becomes a low level, and an oscillation enable signal from an oscillation control part 17 becomes a low level to stop the crystal oscillator 14.例文帳に追加

データが受信ＦＩＦＯメモリ２１に書き込まれていないときに、受信ＦＩＦＯメモリ２１からのライト信号ＲＸＲＤＹがローレベルとなって、発振制御部１７からの発振イネーブル信号がローレベルとなり、水晶発振器１４が停止される。 - 特許庁

To provide a DRAM-type memory system and a memory management control method by which a DRAM-type memory is used to implement efficient continuous reading and writing of data, to allow handling of data in a FIFO format.例文帳に追加

ＤＲＡＭ型メモリを用いてデータの効率的な連続読み出しおよび書き込みをを実現し、ＦＩＦＯ形式でのデータの取り扱いを可能にするＤＲＡＭ型メモリシステムおよびメモリ管理制御方法を提供する。 - 特許庁

A FIFO type buffer 101 inputs and stores the information of vertexes as the object of an arithmetic operation and an instruction sequence index 107 for identifying the content of the arithmetic operation.例文帳に追加

ＦＩＦＯ型バッファ１０１は、演算の対象である頂点の情報と、演算の内容を識別する命令シーケンスインデクス１０７とを入力して記憶する。 - 特許庁

A video recording apparatus is configured to transfer input video data to an HDD 13 via a CF memory 17, wherein the CF memory 17 is managed/controlled as a FIFO type ring buffer.例文帳に追加

入力映像データがＣＦメモリ１７を経由してＨＤＤ１３へ転送される構成とし、ＣＦメモリ１７はＦＩＦＯ方式のリングバッファとして管理・制御される。 - 特許庁

A comparator S8 compares the values of an R set storage register S7 and the picture element counter S4 and outputs a read command to the FIFO type memory S3 at the timing when reading is required.例文帳に追加

比較器Ｓ８がＲ設定Ｓ７と画素カウンタＳ４との値を比較し、読出しの必要なタイミングになるとＦＩＦＯ型メモリＳ３へ読出し指令を出力する。 - 特許庁

A memory link means 5 determines user queues of "FIFO" type, such that the user having the least advanced amount in a queue appears at the head of this queue.例文帳に追加

メモリ・リンク手段５が「ＦＩＦＯ」タイプのユーザ待ち行列を決定するので、待ち行列のうちの最小進行量を有するユーザがこの待ち行列の先頭で現れる。 - 特許庁

To improve the utilization efficiency of network resources relating to a frame transfer device of the so-called "common buffer type" for tentatively storing a transmitted frame into a FIFO memory, corresponding to the frame of a common buffer constituted of the plurality of FIFO memories, reading the frame from the common buffer and transmitting it.例文帳に追加

本発明は、送信されてきたフレームを、複数のＦＩＦＯメモリからなる共通バッファの、そのフレームに応じたＦＩＦＯメモリに一旦格納し、その共通バッファからフレームを読み出して伝送する、いわゆる共通バッファ型のフレーム転送装置に関し、ネットワーク資源の利用効率を高める。 - 特許庁

Each data channel is equipped with write FIFO buffers 145, 147 for supporting efficiently a cache purge operation and a normal write operation, and reflection type write FIFO buffers 146, 148 for supporting efficiently a simultaneous cache copy back operation and coherent read.例文帳に追加

各データチャネルはキャッシュパージ動作及び通常の書き込み動作を効率的にサポートするための書き込みＦＩＦＯバッファ（１４５、１４７）、及び同時のキャッシュコピーバック動作と共にコヒーレント読み出しを効率的にサポートするための反射型書き込みＦＩＦＯバッファ（１４６、１４８）を備えている。 - 特許庁

A comparator S6 compares the output of a picture element counter S4 with the set value of a W set storage register S5 and outputs a data write command to the FIFO type memory S3 when they are equal in comparison.例文帳に追加

比較器Ｓ６が画素カウンタＳ４の出力とＷ設定記憶レジスタＳ５の設定値を比較し、比較結果が等しければ、ＦＩＦＯ型メモリＳ３へのデータ書込みを指令する。 - 特許庁

Even before super frame synchronization (time t6), when a synchronization word is detected for a frame (time t2), the sound data of a received frame are stored in a FIFO type buffer thereafter.例文帳に追加

スーパーフレーム同期（時刻ｔ６）前であっても、フレームについて同期ワードを検出できたならば（時刻ｔ２）、それ以降、受信フレームの音声データをＦＩＦＯ形式のバッファにストアする。 - 特許庁

To provide a self-synchronous type FIFO memory device in which the accurate number of data in the device is grasped, sure continuous access is guaranteed, and access efficiency is high.例文帳に追加

自己同期型ＦＩＦＯメモリ装置内の正確なデータ数を把握して確実なっ連続アクセスを保証し、アクセス効率の高い自己同期型ＦＩＦＯメモリ装置を提供する。 - 特許庁

By interspersing special characters that allow the display device to distinguish each bit of pixel data included in the data packets, only the small FIFO type buffer unit is needed.例文帳に追加

データパケットに含まれるピクセルデータの各ビットをディスプレイデバイスによって区別することを可能にする特殊文字を散在させることにより、小型のＦＩＦＯタイプのバッファユニットのみが必要になる。 - 特許庁

Based on attribute information in the meta-buffer 102, transmission of corresponding stream data is requested to the server device 1, and received stream data is successively stored in a FIFO type audio buffer 101.例文帳に追加

メタバッファ１０２内の属性情報に基づき、対応するストリームデータの送信がサーバ装置１に対して要求され、受信されたストリームデータはＦＩＦＯ方式のオーディオバッファ１０１に順次記憶される。 - 特許庁

Since an address delay circuit 103 outputs a write address 22 that takes the same address value while constantly being delayed from the read address 21, thus enabling a storage 100 to perform FIFO-type data input/output as a whole.例文帳に追加

アドレス遅延回路１０３は読み出しアドレス２１よりも常に遅れて同じアドレス値を採る書き込みアドレス２２を出力するので、記憶装置１００は全体としてＦＩＦＯ型のデータの入出力を行う。 - 特許庁

To provide a technique which keeps fairness among kinds of data flow and enhances the tolerance to instantaneous flow increase of data flow with respect to congestion control of a various input volume change type multi- stage common FIFO processing mechanism.例文帳に追加

多種入力量変化型複数段共通ＦＩＦＯ処理機構の輻輳制御に係り、データ流の種類間の公平性を保ち、更にデータ流の瞬間的流量増大への耐性を増す技術に関する。 - 特許庁

To provide a network telephone set in which received packets whose order of arrival is replaced can be relocated in the right order as much as possible before storing the received packets in a FIFO type jitter absorbing buffer.例文帳に追加

この発明は、ＦＩＦＯ型ジッタ吸収バッファに受信パケットを格納する前に、到達順序が入れ替わった受信パケットをできるだけ正しい順序に並べ替えることができるネットワーク電話機を提供することを目的とする。 - 特許庁

In accordance with continuous instruction sequence indexes stored in the FIFO type buffer 101, an instruction determination unit 102 selects the microcodes 112 corresponding to the continuous number of the instruction sequence indexes 107 from the microcodes 112.例文帳に追加

命令判断ユニット１０２は、ＦＩＦＯ型バッファ１０１に記憶された連続する命令シーケンスインデクスに対応して、マイクロコード１１２から、命令シーケンスインデクス１０７の連続する数に対応するマイクロコード１１２を選択する。 - 特許庁

To obtain data without defects by read-accessing a FIFO type storage part provided on an extension card through an extension bus even if the bus width of the extension bus to which the extension card is connected is either 32-bit or 64-bit.例文帳に追加

拡張カードが接続される拡張バスのバス幅が３２ビットまたは６４ビットのいずれであっても、拡張カードに設けられたＦＩＦＯ方式の記憶部に拡張バス経由でリードアクセスすることにより欠損のないデータを得る。 - 特許庁

This storage device 10 is provided with a retiming circuit 17 which inputs the outputs of principally, an FIFO(first-in, first-out) type storage circuit 16, the majority decision circuit 18, and a storage circuit 16 and inputs its output to the storage circuit 16 and majority decision circuit 18.例文帳に追加

記憶装置１０は、主としてＦＩＦＯ型の記憶回路１６、多数決判定回路１８及び記憶回路１６の出力を入力とし、出力を記憶回路１６及び多数決判定回路１８に入力するリタイミング回路１７を備える。 - 特許庁

To provide a frame buffer management circuit for accelerating and improving efficiency in managing a memory shared individual FIFO type buffer which realizes fair reading of a variable length frame in the quantity of bands to be used and a delay time, rather than managing components in a link structure.例文帳に追加

可変長フレームに対して、帯域使用量および遅延時間の点で公平な読出しを実現するメモリ共用の個別ＦＩＦＯ型バッファについて、構成要素をリンク構造によって管理するよりも高速化かつ効率化するフレームバッファ管理回路を提供する。 - 特許庁

An ultrasonic image signal prepd. by converting an echo signal from an ultrasonic probe to a raster scanning is stored in field memories 16a and 16b and an endoscope image signal from an endoscope device is stored in an FIFO 19 and it is synthesized into a picture-in-picture type image in a frame memory and image synthesizing circuit 20 and is monitor-outputted.例文帳に追加

超音波プローブからのエコー信号をラスタ走査に変換した超音波画像信号はフィールドメモリ１６ａ、１６ｂに記憶され、内視鏡装置からの内視鏡画像信号はＦＩＦＯ１９に記憶され、フレームメモリ兼画像合成回路２０でピクチャインピクチャ方式の画像に合成されモニタ出力される。 - 特許庁

In an engine control ECU, although one CPU 1 executes a sensor processing function to thereby update and store data of detection values of engine water temperature and inhaled air temperature in its own RAM 23 (S120 and S130), data that is the same as the data written in the RAM 23 by the sensor processing function is written in an FIFO type buffer 51.例文帳に追加

エンジン制御ＥＣＵでは、一方のＣＰＵ１がセンサ処理関数を実行することにより、エンジン水温と吸入空気温の検出値のデータを自分のＲＡＭ２３に更新記憶する（Ｓ１２０，Ｓ１３０）が、そのセンサ処理関数でＲＡＭ２３に書き込まれるデータと同じデータがＦＩＦＯ型のバッファ５１に書き込まれる。 - 特許庁

The head separate type camera device and video signal processing method are characterized by the serial conversion of a video signal acquired by an image sensor, the parallel conversion of a vide signal inputted after the serial conversion, and the adjustment of the timing of writing to a circuit for standardization by an asynchronous FIFO memory before the standardization of the parallel-converted video signal in accordance with characteristics of a video reproduction portion in a succeeding stage.例文帳に追加

この発明のヘッド分離式カメラ装置および映像信号処理方法は、イメージセンサが取得した映像信号をシリアル変換し、シリアル変換して入力される映像信号をパラレル変換し、パラレル変換された映像信号を後段の映像再生部の特性にあわせて規格化する前段で、規格化する回路への書き込みタイミングを、非同期ＦＩＦＯメモリにより調整することを特徴とする。 - 特許庁

In the optioal waveform generator configured to read prescribed waveform data sets which are respectively assigned to a plurality of trigger signals input from the outside, from a memory on the basis of the trigger signals, and to output them two FIFO-type cache memories are connected in parallel on an output system of the waveform data sets, and these cache memories are characterized in that their reading and writing operations are carried out complementary.例文帳に追加

外部から入力される複数のトリガ信号に基づき、それぞれのトリガ信号に割り当てられた所定の波形データをメモリから読み出して出力するように構成された任意波形発生器において、前記波形データの出力系統に２個のＦＩＦＯ形式のキャッシュメモリが並列接続され、これらキャッシュメモリは相補的に読み出しと書き込みを行うことを特徴とするもの。 - 特許庁