「hardware buffer」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The pattern data are temporarily held in a buffer, and is transferred to a plurality of regions in the memory from the buffer by using hardware transfer.例文帳に追加

パターンデータを一旦バッファに保持し、このバッファからハードウエア転送を用いて、メモリの複数の領域に転送するようにした。 - 特許庁

The system switches context to that required by the command buffer for submitting it to hardware.例文帳に追加

システムはコンテキストをコマンドバッファの要求するコンテキストに切り換え、コマンドバッファをハードウェアにサブミットする。 - 特許庁

When two series of buffer 11, 12 are used alternately such that the buffer 11 is used for odd number bands and the buffer 12 is used for even number bands, decompression and rotation can be carried out in parallel by using the other buffer if one buffer is under use during hardware decomposition, for example.例文帳に追加

奇数番バンドはバッファ11を、偶数番バンドはバッファ12をというように、２系列のバッファ11、12を交互に使用することで、一方のバッファが、ハードウェア伸長中などの理由で使用中であっても、他方のバッファを使用して、伸長・回転処理を並行動作できるようにしてある。 - 特許庁

To reduce the disordering of pipeline processing by successive branch instructions while suppressing an increase in the hardware of an instruction buffer, etc.例文帳に追加

命令バッファ等のハードウエアの増大を押えつつ、連続した分岐命令によってパイプライン処理が乱されるのを減らす。 - 特許庁

To provide an image processor capable of being converted into hardware by suppressing the circuit size of a buffer between data processing circuits.例文帳に追加

データ処理回路間のバッファの回路規模を抑えてハードウェア化することが可能となる画像処理装置を提供する。 - 特許庁

To achieve stable damping force characteristics on the hardware side for a damping force regulating hydraulic buffer with a pilot damping valve.例文帳に追加

パイロット型減衰弁を備えた減衰力調整式油圧緩衝器において、安定したハード側の減衰力特性を得る。 - 特許庁

To provide a method and a system for packet buffer management, which make maximum use of the hardware resources of a buffer memory and are suitable for the set number of physical ports for use or class of service (CoS) areas.例文帳に追加

バッファメモリのハードウェアリソースを最大限に活用することを可能とし、設定された使用物理ポート数あるいはサービスクラス（ＣｏＳ）領域数に最適なパケットバッファ管理を提供する。 - 特許庁

To access a common resource accessed in common with a plurality of function processors at high speed by optimizing a hardware scale of a buffer and improving buffer use efficiency.例文帳に追加

バッファのハードウェア規模を最適化するとともにバッファ使用効率を向上させ、複数の機能処理装置と共通アクセスされる共有リソースを高速にアクセスすることを可能にする。 - 特許庁

To solve the problem that there are limits in terms of the circuit scale and processing speed of hardware and costs increase as well since retransmission buffer release processing takes time.例文帳に追加

再送バッファ解放処理に時間がかかるため、ハードウェアの回路規模や処理速度の点で制限され、コストも上昇する。 - 特許庁

To obtain an input buffer type switch in which high throughput is achieved in simple hardware configuration and port utilization efficiency can be improved.例文帳に追加

簡易なハードウエア構成で、高スループットを実現し、ポートの利用効率を向上させることができる入力バッファ型スイッチを得ること。 - 特許庁

A transaction elimination hardware unit 5 controls the writing of tiles generated by a tile-based graphics processor to a frame buffer in a memory 2.例文帳に追加

トランザクション排除ハードウェアユニット5は、タイルベースのグラフィックスプロセッサによって生成されるタイルのメモリ2内のフレームバッファへの書き込みを制御する。 - 特許庁

To provide a buffer unit and a switching unit that can avoid frame- interleaving and reduce that amount of hardware units.例文帳に追加

フレームインタリーブを回避することができ、ハードウェア量を減少することが可能なバッファ装置およびスイッチング装置を提供することを目的とする。 - 特許庁

When software cut-through is set in the data transfer destination, the system 1 writes the data of the buffer 5 in the hardware of the data transfer destination.例文帳に追加

オペレーティングシステム１は、データ転送先にソフトウェアカットスルーが設定されている場合、バッファ５のデータをデータ転送先のハードウェアに書き込む。 - 特許庁

To provide a packet receiving device, a congestion state recovery method for a packet buffer and a program achieving efficient recovery method for recovering a packet buffer state from a congestion state by a circuit scale mountable by a hardware.例文帳に追加

ハードウェアで実装可能な回路規模で、パケットバッファ輻輳状態からの効率的な復旧方法を実現するパケット受信装置、パケットバッファの輻輳状態復旧方法及びプログラムを提供すること。 - 特許庁

When the device driver receives a transfer completion notification of the data for decode (1) from decode hardware, it pushes the common buffer structural body for decode (1) from the queue 71.例文帳に追加

デコード(1)用データの転送完了通知を復号ハードウエアから受け取ると、デバイスドライバは、デコード(1)用のコモンバッファ構造体をキュー７１からプッシュする。 - 特許庁

To increase speed of a dispatching processing by holding status information of a CPU in an exclusive buffer and executing comparison of degrees of priority between processes by hardware.例文帳に追加

ＣＰＵのステータス情報を専用のバッファに保持しプロセスの優先度比較をハードウェアで実行するようにしてディスパッチング処理を高速化する。 - 特許庁

To reduce the hardware scale and power consumption of a vector processor by sharing a cache memory as a vector load buffer (VLDB).例文帳に追加

キャッシュメモリをベクトルロードバッファ（ＶＬＤＢ）としても利用できるようにすることにより、ベクトル処理装置のハードウェア量および消費電力を低減させる。 - 特許庁

To improve throughput by processing priority transmission control in hardware, to limit a capacity of a buffer used for priority control and to reduce costs.例文帳に追加

優先送信制御をハードウェアで処理することによりスループットを向上させると共に、優先制御に使用するバッファ容量を抑制して低コスト化を図る。 - 特許庁

The drawing processing part 202 includes a software composition means 2021 which composes a plurality of images stored in a drawing buffer corresponding to each image in a software manner and outputs the resulting image onto a single frame buffer assigned to a certain display layer; and a hardware composition means 2022 which assigns the drawing buffer corresponding to each image to a plurality of display layers, and performs superimposition of the images by use of the function of hardware.例文帳に追加

当該描画処理部２０２は、各画像に対応する描画バッファに格納された複数の画像を、ソフトウェア的に合成し、ある表示レイヤに割り当てられている単一のフレームバッファ上に出力するソフトウェア合成手段２０２１と、各画像に対応する描画バッファを複数の表示レイヤに割り当て、ハードウェアの機能を利用して前記画像の重ね合わせを行うハードウェア合成手段２０２２とを有する。 - 特許庁

This procedure can reduce a memory band that accesses the error buffer 238 while reducing the capacity of the relay memory 214, and therefore significantly reduce mounting cost for hardware.例文帳に追加

これにより、遅延メモリ２１４の容量を削減しつつ、誤差バッファ２３８にアクセスするメモリ帯域を削減することができ、ハードウェアの実装コストを大幅に削減可能となる。 - 特許庁

The UGA does not require the use of real mode assembly language, direct hardware register, or frame buffer to access to a program, and therefore the UGA provides advantages over conventional systems.例文帳に追加

ＵＧＡは、プログラムにアクセスするためにリアルモードのアセンブリ言語、直接ハードウェアレジスタ、又はフレームバッファを使用する必要はなく、この点で従来のシステムに勝る。 - 特許庁

A three-dimensional graphics display part obtains a depth value showing the height of the lowermost face of the sweep shape obtained by hardware processing by depth buffer processing (S106 and S107).例文帳に追加

３次元グラフィックス表示部は、デプスバッファ処理によるハードウェア処理で求められた掃引形状の最下面の高さを表すデプス値を得る（Ｓ１０６、Ｓ１０７）。 - 特許庁

To provide a method for realizing read cache control using the space of a buffer memory divided into segments so as to be managed by exclusive hardware.例文帳に追加

本発明の目的は、セグメントで分割管理したバッファメモリの空間を用いたリードキャッシュ制御を専用のハードウェアによって実現することを可能にする手段を提供する事である。 - 特許庁

To restore a POS terminal device without system down when the cause of falling into the disabled state of an operation input from an operation part is a buffer full, etc., caused by something except a hardware fault.例文帳に追加

操作部からの操作入力が不能状態に陥ったときにその原因がハードウェア障害以外に起因するバッファフル等の場合にはシステムダウンさせることなく復旧を可能にする。 - 特許庁

To inexpensively provide a high performance information processing technology by attaining effective lookahead of a branch instruction and update of an instruction buffer prepared for subroutine restoration by a small amount of hardware.例文帳に追加

少量のハードウエアで効果的な分岐命令先読みとサブルーチン復帰に備えた命令バッファの更新を実現し、高性能な情報処理技術を低価格で提供する。 - 特許庁

This video display mode generates 1/2 picture data obtained by thinning picture data bowing an aspect ratio of 16:9 to 1/2 in a vertical direction to transfer to a frame data buffer 3, and a graphic hardware (auxiliary processor) 4 magnifies 1/2 picture data transferred to the frame data buffer to 3/2 times in a vertical direction to convert into a video signal.例文帳に追加

アスペクト比１６：９の画像データを縦方向１／２に間引いた１／２画像データを生成し、フレームデータバッファに転送し、グラフィックハードウェア（補助処理装置）に前記フレームデータバッファに転送された１／２画像データを縦方向３／２倍に拡大し、映像信号に変換する。 - 特許庁

The modification is performed while decoding information via e.g., software and hardware in the decoding process, double output buffer are activated, a parallel decoding selector and a differential decoding selector are activated, a decompression process is executed and an image is displayed in the corresponding output buffer.例文帳に追加

変更は、デコーディングプロセスで、例えばソフトウェアおよびハードウェアを介して情報をデコードする間に行われ、二重出力バッファがアクティブ化され、平行デコーディングセレクタおよび差デコーディングセレクタがアクティブ化され、圧縮解除プロセスが実行され、イメージが対応する出力バッファで表示される。 - 特許庁

The three-dimensional graphics display part executes processing by the hardware based on whole transmitted triangle data, and plots the hidden-surface removed image in a frame buffer, and displays the projection drawing (S110).例文帳に追加

３次元グラフィックス表示部は、伝送された全三角形データに基づいてハードウェアによる処理を実行し、その陰面消去した画像をフレームバッファへ描画しその投影図を表示する（Ｓ１１０）。 - 特許庁

If a transmission source address of a received Ethernet(R) frame is present on the reject address list 55, a transmitting/receiving block 52 rejects the Ethernet(R) frame but if it is not present, the Ethernet(R) frame is stored in a hardware buffer 53.例文帳に追加

送受信ブロック５２は、受信したイーサネットフレームの送信元アドレスが棄却アドレスリスト５５に存在するときにはイーサネットフレームを棄却し、存在しないときにはイーサネットフレームをハードウェアバッファ５３に格納する。 - 特許庁

To provide a short cell multiplexer that can reduce the scale of its hardware by reducing a buffer capacity required for storing short cells and for bridge-over processing and simplifying a control circuit for short cell multiplex processing.例文帳に追加

ショートセルを保管するためのバッファ及びまたがり処理に必要なバッファの削減、及びショートセル多重処理の制御回路を簡易化することにより、ハードウェアの規模を小さくできるショートセル多重装置を提供する。 - 特許庁

To provide a recorder which can perform high speed recording while exhibiting the hardware performance sufficiently by varying the capacity of each buffer dynamically according to various factors, and a method for controlling assignment of buffers.例文帳に追加

各バッファの容量を種々の要因に従って動的に変化させ、ハードウエア性能を十分に発揮し、高速な記録を行うことのできる記録装置及びバッファ割り当て制御方法を提供することである。 - 特許庁

A CPU hardware can buffer the I/O command that has caused the I/O address conversion cache error in a command queue until an I/O address conversion cache is updated by using required information.例文帳に追加

いくつかの実施形態では、Ｉ／Ｏアドレス変換キャッシュが、所要情報を用いて更新されるまで、ＣＰＵハードウェアは、Ｉ／Ｏアドレス変換キャッシュ・ミスを引き起こすＩ／Ｏコマンドを、コマンド・キュー内にバッファすることができる。 - 特許庁

In a structure wherein printing data are spread and processed by using a rebuildable hardware, two sets of buffer groups each made up by combining input and output buffers whereto the same type access made available in a processing unit such as a band unit are formed.例文帳に追加

再構成可能ハードウェアを用いて印刷データを展開処理する構成において、バンド単位等の処理単位で同一タイプアクセスが発生する入出力バッファを組み合わせたバッファ・グループを２組構成した。 - 特許庁

The hardware control processing part 114 transmits the packet of transmission request onto a network by handling N control registers mapped in an I/O space on a main memory of an existing NIC 103 and a descriptor data buffer 115.例文帳に追加

ハードウェア制御処理部１１４は、既存のＮＩＣ１０３の主記憶上のＩ／Ｏ空間にマップされたＮ個の制御レジスタ、及びディスクリプタデータバッファ１１５を操作して、該送信要求のパケットをネットワーク上に送信する。 - 特許庁

In a hardware-based logical emulation environment, communication of time multiplexed data signals among clock regions is controlled during emulation, by using a buffer 30 inserted into a common signal path among the asynchronous clock regions.例文帳に追加

ハードウェア・ベースの論理エミュレーション環境で非同期クロック領域間の共通信号経路に挿入されたバッファ３０を利用して、エミュレーション中にクロック領域間の時間多重化データ信号の通信を管理する。 - 特許庁

An IIR filter 6 provided with a buffer register 8 is employed for a frequency equalizer 3 and using the IIR filter for a plurality of number of times via the buffer register can configure the equalizer with a steep amplitude characteristic having small hardware so as to realize the waveform equalizer with high performance at a low cost.例文帳に追加

周波数等化器３にバッファレジスタ８を備えたＩＩＲフィルタ６を用いることにより、一つのＩＩＲフィルタをバッファレジスタ経由で複数回使用することにより、少ないハードウェアで急峻な振幅特性を備えた等化器を構成することにより高性能な波形等化器を安価に実現すことができる。 - 特許庁

When generating display data, data compressing a display image are produced by dedicated hardware and written in a buffer memory 22 as a dedicated output memory prepared separately periodically or when a change occurs in the display contents.例文帳に追加

本発明では表示データを生成する時点で、専用のハードウェアにより表示イメージを圧縮したデータを作り、別に用意する専用の出力メモリであるバッファメモリ２２に定期的または表示内容に変化が生じた時点で書き込む。 - 特許庁

Even if the data start address of the run length compressed recording data stored in the receiving buffer section 42 is an odd address, the run length compressed recording data can be subjected to hardware development accurately by the decode circuit 28 starting from the head.例文帳に追加

受信バッファ部４２に格納されているランレングス圧縮された記録データのデータ開始アドレスが奇数アドレスであっても、ランレングス圧縮された記録データの先頭から正確にデコード回路２８にてハードウェア展開することができる。 - 特許庁

An FIFO buffer is mounted on each port of the memory control unit 1 having the plurality of ports, and in accessing to the memory, tag information is generated in accordance with its priority order, packed with an address and stored in the buffers 21-24, and the access sequence of each port is ensured with hardware by reconstructing the priority order based on the tag information at the outlet of each buffer.例文帳に追加

複数のポートを持つメモリ制御装置１の各ポートにＦＩＦＯバッファを実装し、メモリへのアクセス時にその優先順位に応じてタグ情報を生成してアドレスとパックしてバッファ２１〜２４に格納し、バッファの出口でタグ情報を元に優先順位を再構築することで各ポートのアクセス順序をハードウェアで保証する。 - 特許庁

A payload unit start indicator comparison part 303 of a PID filter 202 compares the payload unit start indicators of TS packets on hardware, and when the TS packet is the top TS packet of the section, a buffer control part 203 writes the top TS packet of the section in a buffer 204, and executes key processing to the following TS packets of the section.例文帳に追加

ＰＩＤフィルタ２０２のペイロードユニット開始インジケータ比較部３０３がハードウェア上でＴＳパケットのペイロードユニット開始インジケータを比較し、当該ＴＳパケットがセクションの先頭のＴＳパケットである場合にのみ、バッファ制御部２０３はバッファ２０４に当該セクションの先頭のＴＳパケットを書き込み、当該セクションの以降のＴＳパケットについて鍵処理を行う。 - 特許庁

A composited desktop window manager, when receiving base object and content object information for one or more content objects from an application program, draws a window to a buffer memory, and takes advantage of advanced graphics hardware and visual effects to render windows based on content on which they are drawn.例文帳に追加

合成デスクトップウィンドウマネージャは、アプリケーションプログラムから基本オブジェクトおよび１つまたは複数のコンテンツオブジェクトのコンテンツオブジェクト情報を受け取ると、ウィンドウをバッファメモリに描画し、高度なグラフィックスハードウェアおよびビジュアル効果を利用して、それらが描画されるコンテンツに基づいてウィンドウを描画する。 - 特許庁

A single circulating buffer (60), preferably of the shared memory type is shared by all of the rake fingers (RAKE FINGERS 1, 2, 3, 4, 5 and 6) of a rake receiver to significantly reduce the hardware and software required to time-align multipath signals (DATA IN) received by a UE from a base station.例文帳に追加

好ましくは共有メモリ型の単一の循環バッファ（６０）を、レイク受信機のすべてのレイクフィンガ（レイクフィンガ１、２、３、４、５、６）で共用して、ＵＥによって受信される基地局からのマルチパス信号（データイン）を時間整合させるのに必要とされるハードウェアおよびソフトウェアを大幅に削減する。 - 特許庁

To reduce the load on a CPU, detect and correct the error using hardware in a tone generator, and replace the page undergoing the error by a new page, in a tone generation apparatus in which waveform data is stored in an NAND flash memory and is read out to a waveform memory via a buffer and simultaneously reproduced.例文帳に追加

ＮＡＮＤ型フラッシュメモリに波形データを格納し、波形データをバッファ経由で波形メモリに読出しつつ再生を行う楽音生成装置において、ＣＰＵの負荷を軽減し、エラー検出と訂正を楽音生成部内のハードウェアを利用して実現し、またエラーが発生したページを新たなページで代替できるようにする。 - 特許庁

Although the data writing speed to the hard disk 24 is fluctuated and may be below the data transfer speed of the input data, overrun of the input data can be prevented by the combination of the hardware FIFO of the input buffer circuit 14 and the software FIFO by the system memory 20 even if the the writing speed of the hard disk drops, and stable long-time data recording can be performed.例文帳に追加

ハードディスク２４へのデータ書き込み速度は変動し、入力データのデータ転送速度を下回ることがあるが、入力バッファ回路１４のハードウェアＦＩＦＯと、システム・メモリ２０によるソフトウェアＦＩＦＯの組み合わせで、ハードディスクの書き込み速度低下時も入力データのオーバーランが起こらず、安定した長時間データ記録が可能になる。 - 特許庁

To reduce the load on a CPU, and detect and correct the error about data read from a NAND flash memory using hardware in a tone generation section without using a processor in the CPU or flash memory, in a tone generation apparatus in which waveform data is stored in the NAND flash memory and is read out from the flash memory to a waveform memory via a buffer and simultaneously reproduced.例文帳に追加

ＮＡＮＤ型フラッシュメモリに波形データを格納し、そこから波形データをバッファ経由で波形メモリに読出しつつ再生を行う楽音生成装置において、ＣＰＵにかかる負荷を軽減し、フラッシュメモリから読出したデータについてのエラー検出と訂正を、ＣＰＵやフラッシュメモリ内のプロセッサを利用することなく、楽音生成部内のハードウェアを利用して実現できるようにする。 - 特許庁