| 意味 | 例文 |
integration testの部分一致の例文一覧と使い方
該当件数 : 39件
To totally evaluate the quality of large scale integration(LSI) test data.例文帳に追加
LSIテストデータの品質を統括的に評価する。 - 特許庁
By a test mode designation signal (Norm/Test Mode), a semiconductor integration circuit (IC_Chip) is set to the test mode.例文帳に追加
テストモード指定信号Norm/Test Modeにより半導体集積回路IC_Chipは、テストモードに設定される。 - 特許庁
To select a test case so as to efficiently perform a test in continuous integration.例文帳に追加
継続的インテグレーションにおけるテストを効率的に実施することができるようにテストケースの選択を行うこと。 - 特許庁
The permission of a test sample 80 for an analysis is based on the specific difference between the reference pressure integration and each test sample pressure integration.例文帳に追加
試験試料80が分析に対し許容できるのは、基準圧力積分PIrefと各試験試料圧力積分PItestとの所定の差に基づく。 - 特許庁
To provide a test head of a test socket, which can cope with high integration and increase of pins (multi-terminal) of ICs by shortening the arrangement pitches of wires constituting conductors of a test socket.例文帳に追加
テストソケットの導電子を成すワイヤの配置ピッチを小さくしてICの高集積化及び多ピン化(多端子化)に対応できるようにする。 - 特許庁
Whether its test plan is suited to the nature of the system development necessitated by the system integration. 例文帳に追加
また、テスト計画はシステム統合に伴う開発内容に適合したものとなっているか。 - 金融庁
AWT employs a thorough design flow from system architecture to system integration and test. 例文帳に追加
AWTは、システムアーキテクチャからシステムインテグレーションと試験まで、一貫した設計フローを採用している。 - Electronic Frontier Foundation『DESのクラック:暗号研究と盗聴政策、チップ設計の秘密』
The method further includes the reception of the vendor provision test module, the read-out of the module integration information from the vendor provision test module in accordance with the component category, and the integration of the vendor provision test module into the modular test system, based on the module integration information, using the C&D framework.例文帳に追加
この方法は、ベンダ提供試験モジュールを受け取ること、コンポーネントカテゴリに従ってベンダ提供試験モジュールからモジュール統合情報を取り出すこと、及びC&Dフレームワークを使用してモジュール統合情報に基づきベンダ提供試験モジュールをモジュール式試験システムに統合することをさらに含む。 - 特許庁
To provide a test pattern preparation device for reducing test patterns for an LSI (Large-Scale Integration) tester without lowering the rate of failure detection.例文帳に追加
故障検出率を低下させずに、LSIテスタ用テストパターンを削減することが可能なテストパターン作成装置を提供すること。 - 特許庁
The system acquires two or more synthetic light emission integration images while changing an end test pattern address, and carries out comparison of synthetic light emission integration images on good and defective semiconductor devices in an ascending order of the end test pattern addresses, i.e., in ascending order of the end test pattern addresses close to the starting test pattern address.例文帳に追加
終了テストパターンアドレスを変化させながら複数の合成発光積分画像を取得し、終了テストパターンアドレスが小さい順、すなわち開始テストパターンアドレスに近い終了テストパターンアドレスから順に良品および不良品半導体装置の合成発光積分画像の比較を行う。 - 特許庁
To provide a fuel cell heat simulator capable of reducing test cost by executing an initial system integration test of a required element instead of a solid-state oxide fuel cell.例文帳に追加
固態酸化物燃料電池の代わりに、必要とする素子の初期システム統合テストを行い、テストコストを低下する燃料電池熱シミュレータを提供する。 - 特許庁
The integration of pressure is determined for suction without including a clot and is used as a reference for comparing with the integration of pressure of each test sample suction to determine whether clotted blood may not interfere with the suction of a test sample or not.例文帳に追加
圧力積分を、クロットを含まない吸引に対し決定し、各試験試料吸引の圧力積分と比較するため基準として使用し、血餅が試験試料吸引の妨げにならないかどうかを決定する。 - 特許庁
To reduce a wafer test time by increasing integration density by utilizing scribe lines which do not affect the chip size and conducting a wafer test efficiently with few number of pins.例文帳に追加
チップサイズに影響しないスクライブ線を利用して集積率を向上させ、少ないピン数で効率よくウエハー試験を行いウエハーの試験時間を短縮する。 - 特許庁
To enable input inspection of a test signal of high frequency in a wafer test by a high-frequency receiving device 21 which is used to receive a high-frequency signal and having circuit integration.例文帳に追加
集積回路化され、高周波信号の受信に用いられる高周波受信装置21において、ウェハテストでの高周波のテスト信号の入力検査を可能にする。 - 特許庁
This device comprises an integration test means equipped with two pairs of generators 21, 23/detectors 22, 24 and a switching matrix 20.例文帳に追加
ジェネレータ21,23/検出器22,24の2つの対を備えた集積テスト手段およびスイッチングマトリックス20からなる。 - 特許庁
A thermal image quality integration test verification is performed, and optimum driving, control output parameter analysis and measurement are adjusted.例文帳に追加
熱影像品質統合テスト検証を行い、最適駆動と制御出力パラメーター分析と測定を調整する。 - 特許庁
The system specification setting part 4 reuses the system test specification stored in the system test specification database 3, based on a system specification from the system specification integration part 24, generates the system test specification to be executed while the software components are combined, and outputs it to the system test specification output part 5.例文帳に追加
システム仕様設定部4は、システム仕様統合部24からのシステム仕様に基づいて、システムテスト使用データベース3に格納されているからシステムテスト仕様を再利用し、ソフトウェア部品が組み合わされた状態で実施されるシステムテスト仕様を生成し、システムテスト仕様出力部5に出力する。 - 特許庁
A three-dimensional image building circuit 18 builds up the 3-dimensional images of the test piece based on the integrated images obtained by the integration circuit 17.例文帳に追加
3次元像構築回路18は、積算回路17で取得された積算像に基づいて試料の3次元像を構築する。 - 特許庁
A repository 104 in an information processor stores importance and an execution result time as attributes of a test case, and an information processor is provided with a continuous integration tool 102 and a test case selection part 103.例文帳に追加
情報処理装置内のリポジトリ104にテストケースの属性として重要度及び実行実績時間を保持させ、情報処理装置内に継続的インテグレーションツール102とテストケース選択部103とを備える。 - 特許庁
The integration environment generator identifies the modules, the dependencies among the modules, scheduling information and test cases from the validated markup language file.例文帳に追加
統合環境生成器は、モジュール、モジュール間の依存関係、スケジューリング情報、およびテスト・ケースを、検証されたマークアップ言語ファイルから特定する。 - 特許庁
To eliminate trouble of reassembly due to defect of characteristics by enabling independent characteristic test of a pump part before integration of a control apparatus and a motor.例文帳に追加
ポンプ部の特性試験を、制御機器及びモータとの一体化の前に単独にて実施可能とし、特性不良に伴う組み直しの手間を不要とする。 - 特許庁
To provide a semiconductor device and a method for manufacturing semiconductor device which realizes high accuracy DC current test as well as high integration and high speed.例文帳に追加
高集積化あるは高速化を図りつつ、高精度での直流電流試験を実現した半導体装置とその製造方法を提供する。 - 特許庁
An integration circuit 17 extracts the TEM images of the same test piece inclination angles from the inclined image series S_1, S_2, ... S_m, and integrates these and obtains the integrated image for every test piece inclination angles θ_1, θ_2, ... θ_n.例文帳に追加
積算回路17は、傾斜画像シリーズS_1,S_2,…S_mから同じ試料傾斜角度のTEM像を抽出してそれらを積算し、試料傾斜角度θ_1,θ_2,…θ_nごとに積算像を取得する。 - 特許庁
The integration environment generator selects a build script template for the identified dependencies, a scheduling script template for the identified scheduling information and a test case script template for the identified test cases and generates the build script, a scheduling script and a test case script.例文帳に追加
統合環境生成器は、特定された依存関係に対してビルド・スクリプト・テンプレートを、特定されたスケジューリング情報に対してスケジューリング・スクリプト・テンプレートを、特定されたテスト・ケースに対してテスト・ケース・スクリプト・テンプレートを選択し、ビルド・スクリプト、スケジューリング・スクリプト、およびテスト・ケース・スクリプトを生成する。 - 特許庁
When a device 5-n is integrated in the device test diagnosis system, a message indicating the integration of a new device is sent from the device 5-n to an I/O control device 4-1.例文帳に追加
デバイス5−nが組込まれた場合、デバイス5−nから新しくデバイスが組込まれたというメッセージが入出力制御装置4−1に送られてくる。 - 特許庁
To evade the number of external terminals of the semiconductor circuit from increasing when performing the control of test switches, supplying impressing signals for measurement, and outputting measurement results, at the external test of the semiconductor integration circuit provided with built in a plurality of analogue circuit blocks.例文帳に追加
複数のアナログ回路ブロックを内蔵する半導体集積回路の外部テストで、テスト用スイッチの制御と測定用印加信号の供給と測定結果の出力の制御とを実行する際に、半導体集積回路の外部端子数の増大を回避すること。 - 特許庁
To enable performing simply and surely test mode entry without increasing circuit scale of a semiconductor memory and reducing integration regardless of synchronous type or asynchronous type of a semiconductor device, in a semiconductor device and its test method.例文帳に追加
本発明は半導体装置及びその試験方法に関し、半導体装置が同期型であるか非同期型であるかに関わらず、半導体装置内の回路を大規模化及び集積度の低下を招くことなく、簡単、且つ、確実にテストモードエントリを行うことを可能とすることを目的とする。 - 特許庁
To provide a semiconductor device and its manufacturing method which plan a high integration and a miniaturization of chips capable of measuring electrical property using a TEG (test) element, and can be manufactured in high quality.例文帳に追加
TEG(テスト)素子を利用して電気特性を測定可能にしたチップの高集積化、縮小化を図るとともに、高品質に製造することが可能な半導体装置とその製造方法を提供する。 - 特許庁
To provide a semiconductor device of good yield having high degree of integration per unit area by stacking a plurality of highly reliable semiconductor chips that have cleared a final test after burn-in treatment.例文帳に追加
バーンイン処理後、ファイナルテストを完了した信頼性の高い複数の半導体チップを積層することにより、単位面積当たりの集積度が高く、歩留りが良好な半導体装置を提供する。 - 特許庁
As a result of integration of the bonding pad with the testing pad, for example, the introduction of propagation delay to passing test signals can be avoided, thereby improving the accuracy and reliability of wafer testing results.例文帳に追加
ボンディング・パッドおよび試験パッドを一体構築することにより、たとえば通過する試験信号に対する伝搬遅延の導入が回避され、それによりウェハ試験結果の精度および信頼性が改善される。 - 特許庁
The method for indirectly simulating a semiconductor integrated circuit forms a circle chain by using input pins and output pins to provide an IP core model that substitutes for a real IP core circuit, generates a test bench for the IP core model and simulates the integration of the semiconductor integrated circuit including the IP core model by using the generated test bench.例文帳に追加
半導体集積回路の間接シミュレーション方法は、入力及び出力ピンでサークルチェーンを構成して実際コアIP回路に代わるコアIPモデルを提供し、コアIPモデルに対するテストベンチを生成し、生成されたテストベンチを用いてコアIPモデルが含まれた半導体集積回路のインテグレイションをシミュレーションする。 - 特許庁
To provide a semiconductor device and a method of testing the same, wherein a test mode entry can easily and securely be performed without making circuits in the semiconductor device large in scale nor lowering the degree of integration without reference to whether the semiconductor device is a synchronous type or an asynchronous type.例文帳に追加
本発明は、半導体装置及びその試験方法に関し、半導体装置が同期型であるか非同期型であるかに関わらず、半導体装置内の回路を大規模化及び集積度の低下を招くことなく、簡単、且つ、確実にテストモードエントリを行うことを可能とすることを目的とする。 - 特許庁
The DPV is composed of an object model 110 that comprehends things in a printing domain, graphic rendering technology 120 that supports existing standards and components, a validation model 130 that knows how to test for validity of jobs and user operations and an integration with external services.例文帳に追加
DPVは、印刷ドメイン内の事柄を理解するオブジェクトモデル110、既存のスタンダードと構成要素を支援するグラフィックレンダリング技術120、ジョブとユーザオペレーションの妥当性を試験する方法を知るための妥当性確認モデル130、および外部サービスとの統合からなる。 - 特許庁
The inspection system includes a test signal source, a signal detection part, a signal process part, an analysis unit, and an integration circuit provided with a boundary scanning function and can be used for inspecting whether the pins of an inspecting object, e.g. integrated circuit are surely connected to the printed substrate assembly.例文帳に追加
本発明の検査システムは、テスト信号源、信号検出部、信号処理部、分析ユニット、およびバウンダリスキャン機能を有する集積回路を含み、たとえば集積回路のような被検体のピンが確実にプリント基板アセンブリに接続しているかどうかを検査するのに用いることができる。 - 特許庁
To provide a semiconductor device which can be improved in degree of integration through a method wherein a region of an electrode pad on which a test probe is made to abut is defined, an external electrode is bonded to an electrode pad avoiding its region where a probe mark is liable to be printed so as to improve bonding reliability, and a wiring providing region is expanded in a circuit under the electrode pad.例文帳に追加
電極パッドに対してテストプローブを当接させる領域を定義し、電極パッドのプローブ痕が生じる領域を避けて外部電極をボンディングし、ボンディング信頼性を高めるとともに、電極パッドの下部の回路での配線の配設領域を拡大して高集積化を実現することを可能にした半導体装置を提供する。 - 特許庁
To provide a semiconductor device which defines an area for making a test probeto abut on an electrode pad, bonds an external electrode away from an area where a probe mark of the electrode pad is left, elevates the reliability of bonding, and enables high integration by expanding a location area of wiring on a circuit under the electrode pad, and to provide its inspection method and its manufacturing method.例文帳に追加
電極パッドに対してテストプローブを当接させる領域を定義し、電極パッドのプローブ痕が生じる領域を避けて外部電極をボンディングし、ボンディング信頼性を高めるとともに、電極パッドの下部の回路での配線の配設領域を拡大して高集積化を実現することを可能にした半導体装置とその検査方法及び製造方法を提供する。 - 特許庁
Especially, the research projects which used the network of regional research institutes in East Asia were a test-run projects for the "Developing a Roadmap toward East Asian Economic Integration Roadmap" and "Energy Security in East Asia." The progress and the results of the projects were reported to the " Economic Ministers Meeting," the "EAS Energy Ministers' Meetings," and the "EAS" with exchanging of opinions with policy-makers.例文帳に追加
特に研究事業については、東アジア域内の研究機関のネットワークを活用し、「東アジア経済統合に向けたロードマップ」及び「東アジア地域のエネルギー安全保障」に関するテストランプロジェクトを立ち上げ、政策担当者との意見交換を行いつつ、「東アジア経済大臣会合」や「東アジアエネルギー大臣会合」等、そして「東アジアサミット」への進捗報告・成果報告を行った。 - 経済産業省
Article 9 Of the meteorological instruments used in meteorological observations that shall be performed in compliance with the technical standards pursuant to the provisions of Article 6, paragraph (1) or paragraph (2), installed in vessels pursuant to the provisions of Article 7, paragraph (1), or used by a person who has obtained a license pursuant to the provisions of Article 17, paragraph (1) in observations for the forecasting services set forth in the same paragraph, those listed in the left-hand column of the appended table as the ones needed to have certain structures (including material properties) and performance in order to ensure the performance of accurate observations and the integration of observation methods shall not be used unless they pass a verification test conducted by a person who has obtained registration by the Director-General of the Japan Meteorological Agency pursuant to the provisions of Article 32-3 and Article 32-4. However, this shall not apply to the meteorological instruments of special types or structures specified by Ordinance of the Ministry of Land, Infrastructure, Transport and Tourism. 例文帳に追加
第九条 第六条第一項若しくは第二項の規定により技術上の基準に従つてしなければならない気象の観測に用いる気象測器、第七条第一項の規定により船舶に備え付ける気象測器又は第十七条第一項の規定により許可を受けた者が同項の予報業務のための観測に用いる気象測器であつて、正確な観測の実施及び観測の方法の統一を確保するために一定の構造(材料の性質を含む。)及び性能を有する必要があるものとして別表の上欄に掲げるものは、第三十二条の三及び第三十二条の四の規定により気象庁長官の登録を受けた者が行う検定に合格したものでなければ、使用してはならない。ただし、特殊の種類又は構造の気象測器で国土交通省令で定めるものは、この限りでない。 - 日本法令外国語訳データベースシステム
| 意味 | 例文 |
| Copyright(C) 2026 金融庁 All Rights Reserved. |
| Copyright Ministry of Economy, Trade and Industry. All Rights Reserved. |
| ※この記事は「日本法令外国語訳データベースシステム」の2010年9月現在の情報を転載しております。 |
| Copyright © Japan Patent office. All Rights Reserved. |
| この対訳コーパスは独立行政法人情報通信研究機構の集積したものであり、Creative Commons Attribution-Share Alike 3.0 Unportedでライセンスされています。 |
原題:”Cracking DES: Secrets of Encryption Research, Wiretap Politics, and Chip Design ” 邦題:『DESのクラック:暗号研究と盗聴政策、チップ設計の秘密』 | This work has been released into the public domain by the copyright holder. This applies worldwide. 日本語版の著作権保持者は ©1999 山形浩生<hiyori13@alum.mit.edu>である。この翻訳は、全体、部分を問わず、使用料の支払いなしに複製が認められる。 |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|
