「internal memory」に関連した英語例文の一覧と使い方(18ページ目) - Weblio英語例文検索

Application programs 1a-1a to 1a-1n write transmission data into regions represented by predetermined memory addresses of a distributed shared memory region 1a-3-1 in a memory 1a-3 in a node via an internal bus 1a-4 for transmitting the transmission data when the application programs are executed by an operation device 1a-2.例文帳に追加

アプリケーションプログラム１ａ−１ａ〜１ａ−１ｎは、演算装置１ａ−２により実行されている際にデータを送信する場合、内部バス１ａ−４を介して、ノード内メモリ１ａ−３の中にある分散共有メモリ領域１ａ−３−１の所定のメモリ番地で示される領域に送信データを書き込む。 - 特許庁

This internal information protecting system in a computer having the drive of an external memory card is provided to store a password in the external memory card, and to use the memory card as the key of encryption and decoding to encrypt or decode data in the computer in a batch by attaching/detaching the key.例文帳に追加

この発明は、外部メモリーカードのドライブを有する計算機において、パスワードを外部メモリーカードに保存し、このメモリーカードを暗号化、復号化の鍵として、該鍵の着脱によって計算機内のデータをまとめて暗号化、または復号化することを特徴とした内部情報の保護方式により目的を達成した。 - 特許庁

The memory card 1 has a nonvolatile semiconductor memory in which recorded data are erased at a time in block units of specified data block, a system information storage part in which internal information of the device is recorded, and a control part which controls the semiconductor memory according to commands supplied from the host equipment 2.例文帳に追加

メモリカード１には、記録されているデータが所定のデータ量のブロック単位で一括消去される不揮発性の半導体メモリと、本装置の内部情報が記録されたシステム情報記憶部と、ホスト機器２から与えられたコマンドに基づき、半導体メモリに対する制御を行う制御部とが備えられている。 - 特許庁

Based on a phase difference between a memory clock signal and a delay clock signal obtained by delaying the memory clock signal by an internal delay circuit, the DLL circuit generates delay control data (42) to delay the delay clock signal by a predetermined phase to the memory clock signal, and the variable delay circuit specifies the output timing of the data output circuit by delaying the memory clock signal by the delay control data.例文帳に追加

ＤＬＬ回路はメモリクロック信号とこれを内部可変遅延回路で遅延させた遅延クロック信号との位相差に基づいてメモリクロック信号に対して遅延クロック信号を所定位相遅延させる遅延制御データ（４２）を生成し、可変遅延回路は遅延制御データによってメモリクロック信号を遅延させてデータ出力回路の出力タイミングを規定する。 - 特許庁

This address buffer of a flash memory is provided with a buffer section buffering an external address, a code storing section storing a code selecting a memory sector of a flash memory, and a setting section outputting internal addresses IA17 and IA18 selecting a memory sector by a code outputted from the code storing section and by a sector selecting address in the external address.例文帳に追加

本発明に係るフラッシュメモリのアドレスバッファは、外部アドレスをバッファリングするバッファ部と、フラッシュメモリのメモリセクタを選択するコードを記憶するコード記憶部と、コード記憶部から出力されるコードと前記外部アドレス中のセクタ選択アドレスによってメモリセクタを選択する内部アドレスＩＡ１７及びＩＡ１８を出力する設定部とを備えることを特徴とする。 - 特許庁

In a memory mixed semiconductor integrated circuit in which a logic circuit and a memory-macro are integrated and formed, the memory- macro 1 has constitution changing circuits 5a, 5b for switching allocation of an external address to an internal address by a constitution information signal CONF, the memory-macro 1 used for plural products as different constitution respectively can be tested with common constitution.例文帳に追加

ロジック回路とメモリマクロが集積形成されたメモリ混載半導体集積回路において、メモリマクロ１は、構成情報信号ＣＯＮＦにより外部アドレスの内部アドレスへの割り当てを切り換えるための構成変更回路５ａ，５ｂを有し、複数の製品にそれぞれ異なる構成として使用されるメモリマクロ１を、共通の構成でテストを行うことを可能とした。 - 特許庁

To provide a control method of a nonvolatile storage device in which application voltage dependency in a re-writing state of a memory cell can be detected by reading data from a memory cell to be verified by adjusting internal drop voltage output from an internal drop voltage power supply circuit in verify operation, and a nonvolatile storage device.例文帳に追加

ベリファイ動作において、内部降圧電源回路から出力される内部降圧電圧を調整してベリファイ対象のメモリセルからデータを読み出すことにより、メモリセルの書き換え状態の印加電圧依存性を検出することが可能な不揮発性記憶装置の制御方法、および不揮発性記憶装置を提供すること。 - 特許庁

Moreover, between making checks of the internal memory state or after checking it, at the final check or hereafter, after a prescribed or pre-settable time, or a prescribed or pre-settable time interval, writing speed, a size of the internal memory, and the state of the number of the sent-out write instructions are obtained at that point of time.例文帳に追加

また、内部メモリ状態のチェックとチェックの間およびまたはチェック後、最後のチェック以降まえもって定められたまたはまえもって設定可能な時間またはまえもって定められたまたはまえもって設定可能なタイムインターバルのあとで、書き込み速度、内部メモリのサイズおよび送出された書き込み命令の個数のその時点での状態を求める。 - 特許庁

This image processor, which has an image processing module 2, an image processing parameter DMAC 5 and an internal register which maintains a plurality of image processing parameters used for image processing, and a memory 3, when verifying the image processing module, transfers the image processing parameter maintained in the internal register from the image processing module to the memory.例文帳に追加

画像処理モジュール２と、画像処理に用いる複数の画像処理パラメータを保持する画像処理パラメータＤＭＡＣ５及び内部レジスタと、メモリ３とを有する画像処理装置において、前記画像処理モジュールを検証するときに、前記画像処理モジュール側から前記内部レジスタに保持された前記画像処理パラメータを前記メモリに転送する。 - 特許庁

In the test circuit of the device 400 equipped with the nonvolatile memory 402, an external reset control section 410 generates an internal reset signal 414 by masking the external reset signal 222 for a predetermined period, and a CPU 401 controls an execution of a self-testing and a write of this test result to the nonvolatile memory 402 based on the internal reset signal 414.例文帳に追加

不揮発性メモリ４０２を備えたデバイス４００のテスト回路であって、外部リセット制御部４１０は外部リセット信号２２２を所定の期間マスクして内部リセット信号４１４を生成し、ＣＰＵ４０１は内部リセット信号４１４に基づいて、自己試験の実行とその結果の不揮発性メモリ４０２への書き込みとを制御する。 - 特許庁

To provide a method and device by which a state of internal memory in a writing device for a data carrier can be recognized at any time, and also a request to a transmission bus is suppressed, when monitoring the state of the internal memory in the writing device for compensating a rate difference between a device for processing data and transmitting them and the writing device for the data carrier.例文帳に追加

データを処理して送信する装置とデータ担体用書き込み装置との間の速度差を補償するため、該書き込み装置の内部メモリの状態を監視する際、データ担体用書き込み装置の内部メモリの状態をいつでも知ることができるようにし、また、伝送バスに対する要求を抑えるようにした方法および装置を提供する。 - 特許庁

Thereafter, when a password is input from a user through an operation part 3, a value of a data register and a program stored in a flash ROM 2b of the external memory 1 are transmitted to the PLC, and data stored in an internal memory of the PLC are rewritten.例文帳に追加

その後、操作部３を介してユーザからパスワードが入力されると、外部メモリ１のフラッシュＲＯＭ２ｂに記憶されているプログラム及びデータレジスタの値をＰＬＣに送信して、ＰＬＣの内部メモリに記憶されているデータを書き換える。 - 特許庁

When a write-in command is written in a non-volatile memory cell array 10 (S10), an internal boosting circuit 30 immediately starts boosting (S11), at the same time as the boosting is finished (S12 to S13), write-in is performed for the memory cell array of (S14).例文帳に追加

不揮発性メモリセルアレイ１０ヘの書き込みコマンドが書き込まれると（Ｓ１０）、内部昇圧回路３０は直ちに昇圧を開始し（Ｓ１１）、昇圧完了（Ｓ１２から１３）とともに不揮発性メモリセルアレイ１０ヘの書き込みを行う（Ｓ１４）。 - 特許庁

The remote downloading system can perform remote downloading from a station-side device 2 to a user-side device 3 and transmits the download data in frames so that the memory capacity on the reception side can be made small; and this can be realized even for a device whose internal memory 17 has small capacity.例文帳に追加

局側装置２から宅側装置３へ遠隔ダウンロードが実行でき、ダウンロードデータをフレーム化して送信するため、受信する側のメモリ容量を小さくすることができ、内部メモリ１７の容量が小さいデバイスについても実現できる。 - 特許庁

To provide a control system for an internal combustion engine capable of inhibiting quantity of state of an engine from being set to a wrong value caused by change of data stored in volatile memory after recovery from instantaneous shut off of electricity supply to the volatile memory.例文帳に追加

揮発性メモリに対する給電が瞬断から復帰した後に、揮発性メモリに記憶されたデータの変化に起因して、機関状態量が誤った値に設定されることを抑制することのできる内燃機関の制御システムを提供する。 - 特許庁

After that, if the internal temperature of the battery chamber 6 becomes lower than the deforming temperature, the shape memory of the shape memory spring 19 disappears, and one end of the tension spring 21 pulls the peripheral surface of the roller 18 to rotate the tension roller 18 clockwise in the figure.例文帳に追加

その後、電池室６の内部温度が変形温度を下回ると、形状記憶スプリング１９の形状記憶がなくなるため、引張スプリング２１の一端は、ローラー１８の外周面を引っ張りローラー１８を図中時計方向に回転させる。 - 特許庁

A voltage adjusting circuit ESA outputs the adjusting signal ADJ in accordance with cell current made to flow through respectively the memory cells EMC for evaluation when read-out operation of the memory cell EMC for evaluation is performed in order to approach the internal voltage VBST to an expected value.例文帳に追加

電圧調整回路ＥＳＡは、内部電圧ＶＢＳＴを期待値に近づけるために、評価用メモリセルＥＭＣの読み出し動作時に、評価用メモリセルＥＭＣにそれぞれ流れるセル電流に応じて調整信号ＡＤＪを出力する。 - 特許庁

After a power source is turned on, after setting of initialization, or after return from low power standby, when an address space in which an address cone is not yet set in a memory is specified and a RD command is input, it is treated as a MRS command changing internal setting of the memory.例文帳に追加

電源投入後、イニシャライズリセット後、あるいは、ローパワースタンバイから復帰後、アドレスコードをメモリが未実装のアドレス空間を指定してＲＤコマンドを入力すると、メモリの内部設定を変更するＭＲＳコマンドとして扱われる。 - 特許庁

Also, the yield can be improved by testing by using optimum stress applying voltage and discrimination voltage in accordance with internal generation voltage characteristics in a test method of a nonvolatile semiconductor memory in which the gate voltage of a memory cell is generated internally in read-out.例文帳に追加

また、読み出し時にメモリセルのゲート電圧が内部生成される不揮発半導体記憶装置の検査方法においては内部生成電圧特性に応じた最適なストレス印加電圧と判定電圧で検査することで歩留り向上が図れる。 - 特許庁

The memory device 13 memorizes the full/empty status of each cell, and the remaining gas quantity in the cells in use is calculated from the formula of the cell internal pressure - gas remaining quantity stored in the memory device 13 and the gas remaining quantity in the gas vessel is obtained by adding the cells in full to the calculation.例文帳に追加

メモリ装置により各セル毎の満タン／空を記憶し、メモリ装置に記憶されているセル内圧−ガス残量の関係式から使用中のセルのガス残量を求め、満タンのセルと合わせてガス容器のガス残量を算出する。 - 特許庁

When an error exists, the block number is recorded in the internal memory of the receiver side control section 5 and is recorded in a recording memory 22, then the data for every block having an error is received from a program server via a public channel in order to correct the data.例文帳に追加

エラーがある場合、そのブロック番号を、受信機制御部５内のメモリに記録し、次いで記録メモリ２２に記録したのち、データを修正するために、公衆回線を介して番組サーバと接続し、エラー箇所のブロック毎のデータを取り寄せる。 - 特許庁

A recording control means 8 confirms a transmission history of the low resolution image data SL0 and reads only the high resolution image data SH0, from which the low resolution image data SL0 having been transmitted are produced, from an internal memory 4 and records the data on a memory card 7.例文帳に追加

低解像度画像データＳＬ０の送信履歴を記録制御手段８において確認し、送信済みの低解像度画像データＳＬ０を作成した高解像度画像データＳＨ０のみを内部メモリ４から読み出してメモリカード７に記録する。 - 特許庁

To enable rewriting simultaneously many memory cells of plural banks and suppress power consumption at the time of read-out small, in a non-volatile memory cell in which boosted voltage generated in an internal power source circuit is used at the time of write-in, erasure, and read-out.例文帳に追加

内部の電源回路で発生した昇圧電圧を、書き込み消去時にも、読み出し時にも用いる不揮発性メモリ装置において、同時に複数バンクの多数のメモリセルの書き換えを可能とし、かつ、読出し時の消費電力を小さく抑える。 - 特許庁

Recording regions are accessed by the external apparatus via an external I/F 106 in response to an operation mode switch of an operating part 108, and are switched between a memory card 111 for recording photographed images and an internal memory 109 for recording album images.例文帳に追加

操作部１０８の動作モードスイッチに対する操作に応じて、外部装置から外部Ｉ／Ｆ部１０６を介してアクセスされる記録領域を、撮影した画像を記録するメモリカード１１１とアルバム画像を記録する内部メモリ１０９とで切り換える。 - 特許庁

When the emulator is connected, connection to a bus 408 is switched to an internal bus 404 or external bus 402 by the object memory control signal 406 outputted from the object memory control circuit 120.例文帳に追加

エミュレータが接続されている場合、対象メモリ制御回路１２０から出力される対象メモリ制御信号４０６によって、バス４０８との接続をフラッシュメモリ１１２に接続された内部バス４０４または外部バス４０２に切り換える。 - 特許庁

A holding circuit 32 holds the redundancy decision result to prevent a memory core 34 from malfunctioning to prevent the redundancy decision result accompanying the external access requests RDZ and WRZ from being transmitted to the memory core 34 in the internal access operation.例文帳に追加

保持回路３２は、メモリコア３４の誤動作を防止するために、冗長判定結果を保持し、外部アクセス要求ＲＤＺ、ＷＲＺに伴う冗長判定結果が内部アクセス動作を実行しているメモリコア３４に伝達されることを防止する。 - 特許庁

This data transfer device is composed such that IO access data on a host bus 3 connecting a host CPU 1 and an image processing device 40 is transferred, on an internal local bus 20 of the image processing device 40 by DMA transfer system to a memory 27 via a memory interface 23.例文帳に追加

ホストＣＰＵ１と画像処理装置４０を接続するホストバス３上のＩＯアクセスデータを、画像処理装置４０の内部ローカルバス２０上にＤＭＡ転送方式により、メモリーインターフェース２３経由でメモリ２７に転送するように構成する。 - 特許庁

To provide an encoding block detection method that can attain low power consumption by decreasing the number of data transfer times from an external memory to an internal memory in the case of detecting a motion vector for motion compensation to apply compression coding to a moving picture.例文帳に追加

動画像圧縮符号化のための動き補償において、動きベクトルを検出する際の外部メモリから内部メモリへのデータ転送回数を減らすことにより低消費電力化を図れるようにする符号化ブロック検出方法を提供する。 - 特許庁

The reconfigurable logic device includes a fixed region, a logic region in which logics or wiring can be changed by rewriting the content of a configuration memory, an internal memory retaining a specific ID of the device, and a key register storing a secret key.例文帳に追加

再構成可能論理デバイスは、固定領域と、コンフィグメモリの内容を書換えることで論理や配線を変更することができるロジック領域と、デバイスに固有のＩＤを保持する内部記憶と、秘密鍵を格納する鍵レジスタとを備える。 - 特許庁

The apparatus is provided with a boosting circuit 100 boosting power source voltage, a semiconductor memory device 10 driven by boosted first internal voltage, and a voltage monitor circuit 200 monitoring the first internal voltage, the first internal voltage is dropped using a plurality of resistors connected in series, the first internal voltage is dropped within a voltage measuring range decided by a measuring tester, and voltage can be monitored.例文帳に追加

電源電圧を昇圧する昇圧回路１００と、昇圧された第一の内部電圧で駆動する半導体記憶装置１０と、第一の内部電圧をモニターする電圧モニター回路２００とを備え、複数の直列に接続された抵抗を用いて第一の内部電圧を降圧し、測定テスターによって決まる電圧測定範囲内に第一の内部電圧を降圧して電圧モニターすることが可能となる。 - 特許庁

When a row active command ACT-CMD is inputted externally, an internal clock control circuit 28 activates a signal int.CKE, an external clock signal and ext.CLK is supplied to an internal memory array as the signal int.CLK in accordance with this activation.例文帳に追加

外部からロウアクティブコマンドＡＣＴ＿ＣＭＤが入力されると内部クロック制御回路２８は信号ｉｎｔ．ＣＫＥを活性化させ、この活性化に応じて外部クロック信号ｅｘｔ．ＣＬＫが内部のメモリアレイに対して信号ｉｎｔ．ＣＬＫとして供給される。 - 特許庁

The remaining quantity of FIFO circuits 3441 to 3443 is monitored by an internal bus control circuit 342 and data transfer among the FIFO circuits 3441 to 3444 and a main memory 20 is controlled via an internal bus 347 so that no overflow or underflow is caused by the FIFO circuits.例文帳に追加

内部バス制御回路３４２においてＦＩＦＯ回路３４４_1 〜３４４_3 の残量を監視し、これらがオーバーフローおよびアンダーフローを生じないように内部バス３４７を介して、ＦＩＦＯ回路３４４_1 〜３４４_4 とメインメモリ２０との間のデータ転送を制御する。 - 特許庁

A memory circuit requiring refresh, has a first circuit 11 for receiving a command in synchronizing with a clock and generating a first internal command, and a second circuit 20 for generating a second internal command (refresh command REF) inside with the prescribed cycle.例文帳に追加

リフレッシュが必要なメモリ回路において、クロックに同期してコマンドを受信し内部に第１の内部コマンドを生成する第１の回路(11)と、所定のサイクルで内部に第２の内部コマンド（リフレッシュコマンドREF）を生成する第２の回路(20)とを有することを特徴とする。 - 特許庁

In a semiconductor memory device, a column activation signal ZCOLRE is activated according to the change of an internal address Add, and data write is performed when an internal write control signal WE is activated by the generation of a write signal WE from the outside.例文帳に追加

半導体メモリデバイスは、内部アドレスＡddの変化に伴なってカラム活性化信号ＺＣＯＬＲＥが活性化され、そして外部からの書き込み信号ＷＥの発生により内部書き込み制御信号ＷＤＲＶが活性化されれば、データ書き込みを行う。 - 特許庁

The internal data of the remote control transmitter for required equipment to be controlled are acquired from a server storing the internal data in each controlled equipment to be remote-controlled by the remote control transmitter and stored in a non-volatile memory built in the transmitter.例文帳に追加

リモコン送信機によって遠隔操作されうる制御対象機器毎のリモコン送信機用内部データを保持しているサーバから、必要とする制御対象機器に対するリモコン送信機用内部データを取得して、リモコン送信機の不揮発性メモリに格納する。 - 特許庁

To disclose technology capable of easily adjusting an operating speed and a tWR (time to write recovery) of a chip by generating a control signal for regulating a potential of an internal power source voltage of an internal circuit when the internal circuit enters into a specific mode for high-speed operation, more detailedly in setting an extended mode register about a semiconductor memory device.例文帳に追加

本発明は半導体メモリ装置に関し、より詳しくは拡張モードレジスタセッティング時に内部回路を高速動作させる特定モードに進入させる場合、前記内部回路の内部電源電圧の電位を調節する制御信号を発生してチップの動作速度及びtWRを容易に調節することができる技術を開示する。 - 特許庁

To provide a layout of a word activation block which expands the flexibility of the layout of a peripheral element region surrounding a memory cell array, and provide an internal pattern layout of a semiconductor memory device capable of wiring for a word active signal without increasing the chip size.例文帳に追加

メモリセルアレイ周辺の周辺素子領域の配置の自由度を広げるワード活性化ブロックの配置を提供することと、チップサイズを大きくすることなく、ワード活性信号の配線を行なうことのできる半導体メモリ装置の内部パターン配置を提供すること。 - 特許庁

The PCIe interface control part 110 transmits a memory write transaction that shows an instruction for writing the contents of the received response packet in an internal memory to the PCIe device of a transmission source of the transaction specified by the ID included in the received response packet.例文帳に追加

そして、ＰＣＩｅインタフェース制御部１１０は、受信した応答パケットに含まれるＩＤによって特定されるトランザクションの送信元のＰＣＩｅデバイスに、受信した応答パケットの内容を内蔵メモリに書き込む命令を示すメモリ・ライト・トランザクションを送信する。 - 特許庁

The server stores the seating information into an internal memory, and transmits the seating information inside the memory to a portable communication terminal of a second system user in response to a request from the portable communication terminal of the second system user not seated on a seat.例文帳に追加

サーバが該着席情報を内部のメモリに記憶し、座席に着席していない第２のシステム利用者の携帯型通信端末からの要求に応じて前記メモリ内の着席情報を第2のシステム利用者の携帯型通信端末へ送信する。 - 特許庁

This electronic watthour meter 20 is provided with an electric power measuring circuit 1, an adder 2, the integrating register 3, a backup register 4, a clearing circuit 5, an RTC 6, an interrupt circuit 7, an MCU 8, an internal bus 9, a timer 10, a memory 11, a nonvolatile memory 12, and a display part 13.例文帳に追加

電子式電力量計２０には、電力測定回路１、加算器２、積算レジスタ３、バックアップレジスタ４、クリア回路５、ＲＴＣ６、割り込み回路７、ＭＣＵ８、内部バス９、タイマー１０、メモリ１１、不揮発性メモリ１２、及び表示部１３が設けられている。 - 特許庁

The 3-phase inverter device 11 compares the current operation parameters stored in the internal memory 121 with the default operation parameters stored in the nonvolatile memory part 13 and displays operation parameters having been varied from their default values when detecting them.例文帳に追加

３相インバータ装置１１は、内部メモリ１２１に記憶されている現在の動作パラメータと不揮発性記憶部１３に記憶されているデフォルトの動作パラメータとを比較し、デフォルト値から変更された動作パラメータを検出すると、その動作パラメータを表示する。 - 特許庁

A disclosed shared memory 120 is used for multithread-processing a single instruction multidata thread (SIMD) and a multiscalar thread without conflict of an internal thread memory area, and to enable transition to a multiscalar mode from a SIMD mode.例文帳に追加

内部スレッドメモリ領域のコンフリクトなしに、シングル命令マルチデータスレッド（シムド：ＳＩＭＤ）とマルチスカラスレッドをマルチスレッドプロセスするために用いられるように、かつ、ＳＩＭＤモードからマルチスカラモードへの遷移を可能するために、使用される共有メモリ１２０が開示される。 - 特許庁

The internal memory can be arranged on a chip and can comprise at least one set of first buffer which is (i) optimum for movement compensation and (ii) used for storing at least one set of sub set of a reference frame, stored to the external memory of outside of a chip.例文帳に追加

内部メモリはチップ上に配置することができるとともに、（ｉ）動き補償に適し（ｉｉ）チップ外の外部メモリに格納された少なくとも１つの基準フレームのサブセットを格納するための少なくとも１つの第１のバッファを含むことができる。 - 特許庁

Each of server devices S1-SN is provided with a transmitting means for transmitting data to a client device 4 by transmitting processing performed by a CPU while using an internal memory and a reporting means reports the activity ratio of the CPU and the activity ratio of the memory to a managing device 1 at prescribed timing.例文帳に追加

各サーバ装置Ｓ１〜ＳＮではＣＰＵが内部メモリを用いて行う送信処理によりデータをクライアント装置４へ送信する送信手段を備え、通知手段がＣＰＵ使用率及び内部メモリ使用率を所定のタイミングで管理装置１に通知する。 - 特許庁

That is, the voltage switching circuit (8) in one memory block generates required internal voltage, the voltage switching circuit provided for the other memory block (MBB) selects either output voltage of one voltage switching circuit or read voltage conforming to switching control signal (SWbgo,/SWbgo).例文帳に追加

すなわち、１のメモリブロックにおける電圧切換回路（８）は、必要な内部電圧を生成し、別のメモリブロック（ＭＢＢ）に対して設けられる電圧切換回路は、１の電圧切換回路の出力電圧と読出電圧の一方を切換制御信号（ＳＷｂｇｏ，／ＳＷｂｇｏ）に従って選択する。 - 特許庁