1016万例文収録!

「layer short circuit」に関連した英語例文の一覧と使い方(11ページ目) - Weblio英語例文検索


小窓モード

プレミアム

ログイン
設定

設定

Weblio 辞書 > 英和辞典・和英辞典 > layer short circuitに関連した英語例文

セーフサーチ:オン

不適切な検索結果を除外する

不適切な検索結果を除外しない

セーフサーチについて

layer short circuitの部分一致の例文一覧と使い方

該当件数 : 533



例文

To provide material constitution excellent in stably sealable heat resistance and small in moisture permeability without a short circuit of a barrier layer and a lead wire of an outerjacketing body due to heat and pressure of heat sealing at the time of sealing the outerjacketing body by inserting a battery body in the outerjacketing body with polyolefine resin as a heat sealing layer and heat sealing its peripheral edge in battery packaging.例文帳に追加

電池包装において、ポリオレフィン系樹脂をヒートシール層とする外装体に電池本体を挿入してその周縁をヒートシールして密封する際に、ヒートシールの熱と圧力によって外装体のバリア層とリード線とがショートすることなく安定して密封可能な耐熱性に優れ、また水分透過性が小さい材質構成を提供する。 - 特許庁

The resistance value of the comb-shaped electrode can be reduced by using the aluminum alloy layer and the occurrence and the growth of the fine defect and abnormal crystal growth of aluminum can be suppressed and disconnection of the comb-shaped electrode and electric short circuit between the comb-shaped electrode and another wiring can be prevented by using the aluminum alloy layer containing nitrogen.例文帳に追加

アルミニウム合金層の使用により、櫛歯状電極の抵抗値を減少させることができ、また窒素を含むアルミニウム合金層の使用により、微小欠陥の発生、成長を抑え、またアルミニウムの異常結晶成長を抑え、櫛歯状電極の断線と、他の配線との間の電気的ショートを防止することができる。 - 特許庁

A plurality of electric double layer capacitors included in each circuit block are connected to the thermoelectric conversion element in parallel and are connected to the booster circuit in series, so that drive voltage of the RFID tag can be generated even from the faint electromotive force of the thermoelectric conversion element in a short time, and it can be permanently supplied.例文帳に追加

さらに、各回路ブロックに含まれる複数の電気二重層コンデンサを、熱電変換素子に対して並列に接続し、昇圧回路に対して直列に接続することによって、熱電変換素子の微弱な起電力からでも短時間でRFIDタグの駆動電圧をつくることができ、且つ、これを永続的に供給することができる。 - 特許庁

Furthermore, the element 4 and circuit electrode 31 are arranged on the intermediate layer 3aM or on reverse surface 3a2 in a region F of the wiring board 3 directly below the leads 2a to integrate the integrated circuit device to high density and also easily detected the foreign matters, etc., which can possibly short-circuits by optically seeing through between the leads 2a.例文帳に追加

また、リード2aの直下となる配線基板3の領域F内の中間層3aMまたは裏面3a2に、素子4、回路電極31を配置すれば、集積回路装置を1高密度高集積化することと、リード2a間を光学的に透視による短絡しうる異物等の検出が容易になることが両立可能となる。 - 特許庁

例文

To provide an organic electroluminescence element using a transparent resin substrate which is improved in the adhesion of the transparent resin substrate to an electrode layer or a barrier layer without a crack or separation from the transparent substrate of the electrode layer or the barrier layer, has high quality free from a leak or a short circuit of the element, and is further reduced in dark spot and improved in bending resistance, and a lighting system using the element.例文帳に追加

本発明の目的は、透明樹脂基板を用いた有機エレクトロルミネッセンス素子において、透明樹脂基板と電極層やバリア層との膜密着性が改良され、電極層やバリア層のクラックや透明樹脂基板からの剥がれがなく、素子のリークや短絡がなく高品質で、且つダークスポットが抑制され、折り曲げ耐性が改良された有機エレクトロルミネッセンス素子とその素子を用いた照明装置を提供することにある。 - 特許庁


例文

The device is characterized by having a band gap voltage setting means for setting a band gap voltage of one or a plurality of materials composing the photoelectric conversion layer, and a reverse bias applying means for sequentially applying all the set band gap voltages as the reverse bias voltage, two electrodes sandwiching the short circuit section.例文帳に追加

そして、光電変換層を構成する1又は複数の材料のバンドギャップ電圧を設定するバンドギャップ電圧設定手段と、短絡部を挟む2つの電極に、設定された全てのバンドギャップ電圧を逆バイアス電圧として順次印加する逆バイアス電圧印加手段とを有することを特徴とする。 - 特許庁

To provide an electrode wire for high-speed machining for preventing short circuit between the electrode wire and an object to be machined, and not only increasing machining speed but also suppressing loss in machining precision and generation of fine lines and metal powder on the machined surface, by preventing granular matter of a copper-zinc diffused alloy layer formed on the outer peripheral surface of the electrode wire from peeling from a core wire.例文帳に追加

電極線外周面に形成した銅-亜鉛拡散合金層の粒状物を芯線から剥離し難くすることによって、電極線と加工対象物間での短絡を防止して、加工速度の向上だけでなく、加工精度の低下、加工面の微細スジ・金属粉の発生を抑えた高速加工用電極線を提供する。 - 特許庁

To provide a packaging material for a battery which enables stable sealing in packaging the battery without causing short circuit between the barrier layer of an exterior packaging body and lead wires by heat and pressure of heat seal when sealing off the marginal section with heat after insertion of the battery main body into the exterior packaging body and which has sealant layers with stable bonding strength between layers.例文帳に追加

電池包装において、外装体に電池本体を挿入してその周縁ートシールして密封する際に、ヒートシールの熱と圧力によって外装体のバリア層とリード線とがショートすることなく安定して密封可能であり、層間の接着強度が安定したシーラント層を有する電池用包装材料を提供する。 - 特許庁

SiOx, are arranged at one or both ends of a grain boundary 30 formed between columnar crystals in the μc-Si layer 14, short circuit of an electric current via the grain boundary 30 can be prevented between the n-type a-Si regions 131 and p-type a-Si regions 151.例文帳に追加

これにより、μc-Si層14内で柱状晶間に形成される結晶粒界30の一方もしくは両方の端部に絶縁部材であるSiOxから成る層(第1絶縁層132及び第2絶縁層152)が配置されるため、n型a-Si層131とp型a-Si層151との間で結晶粒界30を介して電流が短絡することを防ぐことができる。 - 特許庁

例文

A thermoplastic resinous layer prepared in the inner surface of this armoring film sheet is bonded to this joint through thermal press-bonding, thereby enabling an electrochemical device to be made which is free from internal electrolyte leakage at a sealing portion of the external terminal plate 2 and short-circuit between the external terminal plates 2 of the positive and negative electrodes and which is excellent in reliability.例文帳に追加

外装フィルムシートの内面に設けた熱可塑性樹脂層がこの接合部に熱圧着されることにより、外部端子板2の封止位置における内部の電解液の漏液や、正極および負極の外部端子板2の間での短絡が生じることがない、信頼性に優れた電気化学デバイスを作製することができる。 - 特許庁

例文

To solve the problem wherein, in a conventional solid-state imaging device in which a single-layer silicon oxide film formed on a semiconductor substrate is patterned into a prescribed shape by wet etching to form a field insulation film, a short circuit between electrodes is easily caused on a side face (etching face) of the field insulation film when forming various electrodes by patterning a conductive film by etching.例文帳に追加

半導体基板上に形成した単層のシリコン酸化膜をウェットエッチングにより所定形状にパターニングしてフィールド絶縁膜を形成する従来の固体撮像素子では、導電膜をエッチングによってパターニングして種々の電極を形成する際に、フィールド絶縁膜の側面(エッチング面)上において電極同士の短絡が生じやすい。 - 特許庁

By removing an alignment error between the gate electrode 116 and the cathode layer 112 and preventing the residue during development of carbon nanotube paste from remaining, current leakage between electrodes, short circuit or diode emission or the like can be prevented, thereby providing electric field emission element where the electric field emission performance is improved.例文帳に追加

ゲート電極116と陰極層112との整列誤差を除去し、炭素ナノチューブのペーストを現像する際に残渣の残存を抑制することにより電極間の電流漏れ、短絡現象及びダイオードエミッション等が防止され、電界放出性能が向上された電界放出素子を提供することができる。 - 特許庁

To solve a problem that a part of a ceramic green sheet located on the opening side of a cavity droops into the cavity and tears off when a plurality of ceramic green sheets laid in layer are pressed in order to produce a multilayer ceramic substrate having a cavity, if the ceramic green sheets are shifted to cause undesired electric short circuit or defective die bonding of a chip component contained in the cavity.例文帳に追加

キャビティを備える多層セラミック基板を製造するため、複数のセラミックグリーンシートを積み重ねときにずれが生じていると、プレスしたとき、キャビティの開口側に位置するセラミックグリーンシートの一部がキャビティ内に垂れ下がった状態となったり、ちぎれたりし、それによって、不所望な電気的短絡が生じたり、キャビティ内に収容されるチップ部品のダイボンド不良を起こしたりする。 - 特許庁

The optical head apparatus includes a laser driving circuit (9) supplying, to a laser element (20), a driving current regulated so that light output from the laser element includes continuous two or more peaks and each interval between two peaks is 200 ps (picosecond) or less, wherein the temperature of an information recording layer of an optical disk is increased in a short time to form a recording mark.例文帳に追加

この発明は、レーザ素子(20)に、レーザ素子から出力される光が連続した2以上のピークを含み、そのピーク相互間の間隔が200ps(ピコ秒)以下となるよう規定された駆動電流を供給するレーザ駆動回路(9)を含み、短期間で光ディスクの情報記録層の温度を昇温して記録マークを形成することを特徴とする。 - 特許庁

The low-heat-contraction silicon-rich silicon-nitride film can be used for forming a spacer in a CMOS device, used as a part of a dielectric stack to prevent short circuit in a densely mounted SRAM array, or used in the BiCMO treatment to form a base nitride layer and/or a nitride spacer for insulating a base from an emitter.例文帳に追加

低熱収支シリコンリッチ窒化ケイ素膜は、CMOS装置にスペーサを形成するために使用することが可能であり、密に実装されたSRAMアレイにおける短絡を防止するために、誘電体スタックの一部として使用することが可能であり、ベースをエミッタから絶縁するベース窒化物層および/または窒化物スペーサを形成するために、BiCMO処理において使用することが可能である。 - 特許庁

The through hole is formed in a shape which is chamfered in a circumferential direction, therefore, a piece peeled off or shaved from the plated layer is hardly produced when fitting the terminal, then, the problem wherein short-circuits the circuit composed of the conductive portion is resolved.例文帳に追加

基板と、該基板に形成されている導電部と、該基板に穿設され外縁の少なくとも一部に該導電部が表出しているスルーホールを備え持つプリント配線基板において、前記スルーホールは、周方向に面取りされた形状に形成されていることを特徴とするので、端子を取り付けする際に端子のメッキ層の破片や削り屑が生じ難くなることで、導電部からなる回路を短絡させる問題を解消できる。 - 特許庁

Since connective terminals 11f are connected with bumps without sinking to a bonding layer 11c made of a thermoplastic resin, there can be formed such a mounting structure 3 that the connective terminals 11f are not contacted with a liquid-crystal driving IC 12 and no electric short-circuit occurs between the connective terminals 11f.例文帳に追加

本発明によれば、接続端子11fが熱可塑性樹脂からなる接着層11cに沈み込むことなくバンプと接続されているので、液晶駆動用IC12と接続端子11fとが接触することがなく、接続端子11f間の電気的短絡が生じないような実装構造体3を形成することができる。 - 特許庁

In the method for manufacturing a solar cell module comprising a photovoltaic element having at least one semiconductor photoactive layer formed on a flexible substrate, the solar cell module is molded into a desired shape while detecting short circuit state of the photovoltaic element by projecting light at least to a part of the photovoltaic element thereby measuring the characteristics thereof.例文帳に追加

可撓性基板上に半導体光活性層を少なくとも一層備えた光起電力素子を有する太陽電池モジュールの製造方法において、前記光起電力素子の少なくとも一部に光を当て該光起電力素子の特性を測定することで、該光起電力素子の短絡状態を検出しながら、前記太陽電池モジュールを所望の形状に成形加工する。 - 特許庁

To provide an electrode-embedded ceramic green sheet which can suppress reduction in short-circuit ratio and dielectric voltage even when a thin layer is formed using a thin ceramic green sheet, and to provide a method of manufacturing the same, and a method of manufacturing a multilayer ceramic capacitor using the same with a high capacity and high reliability.例文帳に追加

本発明はセラミック電子部品に用いられるセラミックグリーンシートに感するものであり、薄層のセラミックグリーンシートを用いて薄層化してもショート率・絶縁耐圧の低下を抑制できる電極埋め込みセラミックグリーンシートとその製造方法およびそれを用いた高容量・高信頼性の積層セラミックコンデンサの製造方法を提供することを目的とするものである。 - 特許庁

Contacts 12 can be formed in the interlayer insulating film 10, to connect a diffusion layer 7 with bit lines 32 as intersecting voids 11 by forming a sidewall insulating film 14 on the inner wall of the contacts 12, a short circuit between bit lines 32 through contacts 12 can be eliminated, and parasitic capacitance between word lines can be reduced as well.例文帳に追加

コンタクト12の内壁に側壁絶縁膜14を形成することにより、ボイド11と交差するようにして層間絶縁膜10に拡散層7とビット線32とを接続するためのコンタクト12を形成することを可能とし、ビット線32間のコンタクト12を通じての短絡を無くすと共に、ワード線間の寄生容量を減じることができる。 - 特許庁

As a result of this, since the whisker generated from the plated layer of the cylinder base member 2 is prevented from contacting terminal plates 6 and 8 and troubles like a short-circuit and output instability are prevented, the non-resonance type detector 1 with high reliability can be provided without accompanying cost increase.例文帳に追加

これにより、筒状ベース部材2のメッキ層から発生したウィスカがターミナルプレート6、8に接触することを阻止し、電気的短絡や出力不安定といった不具合を防止できるので、コスト上昇を伴わずに信頼性の高い非共振型ノッキング検出装置1を提供することができる。 - 特許庁

Since the gate insulating layers 22b and 22c are not removed simultaneously when a native oxide layer formed on the exposed surface of the underlying gate electrode layers 23b and 23c is removed, electrical short-circuit can be prevented between the gate electrodes SG and TG of a selection gate transistor and an MOS transistor and a semiconductor substrate 21.例文帳に追加

従って、後の下層ゲート電極層23b、23cの露出表面に形成された自然酸化膜を除去する際にゲート絶縁層22b、22cが同時に除去されることがなく、選択ゲートトランジスタ及びMOSトランジスタのゲート電極SG、TGと半導体基板21との電気的ショートを防止することができる。 - 特許庁

A flexible printed wiring board 10 is constituted by forming the wiring pattern 12, electrically connected to a semiconductor bare chip 21 via a bump array, on a prescribed base material 11, and providing a short-circuit preventing overcoat layer 13 to a mounting region where the semiconductor bare chip 21 is mounted.例文帳に追加

フレキシブルプリント配線基板10は、バンプアレイを介して半導体ベアチップ21が電気的に接続された配線パターン12が所定のベース材11上に形成されているとともに、半導体ベアチップ21を実装する実装領域にショート防止用のオーバーコート層13が設けられて構成される。 - 特許庁

By using a container which surrounds the cylindrical metallic coil 1, forms no electrically secondary circuit and has a heat insulation layer to introduce the atmospheric adjusting gas and a heater for temperature compensation, even the cylindrical metallic coil with the differential temperature can be uniformly heated in a short time while adjusting the atmosphere.例文帳に追加

このとき、円筒状金属コイル1を囲む電気的に二次回路を形成しない、雰囲気調整ガスを導入できる断熱層と温度補償用ヒーターを設けた容器を用いることにより、温度偏差のついた円筒状金属コイルでも、雰囲気調整しながら短時間で温度を均一化した昇温ができる。 - 特許庁

While, the rib grid electrode 22 is connected with a rib grid wiring 48 by a connecting wiring 46 on the insulating layer 40 via a through hole 38r formed outside a longitudinal direction end, the distance from a display area D to its end part need not to be largely secured in consideration of a wiring range of the rib grid wiring 48 to prevent a short circuit with a positive electrode wiring 36.例文帳に追加

一方、リブ・グリッド電極22は、長手方向端部よりも外側に設けられたスルーホール38rを介して絶縁体層40上の接続配線46によってリブ・グリッド配線48に接続されるため、陽極配線36との短絡を防止する目的で、表示領域Dからその端部までの距離をリブ・グリッド配線48の配設範囲幅を考慮して大きく確保する必要はない。 - 特許庁

To provide a method for manufacturing a liquid crystal display device, capable of reducing the connection resistance of a pixel electrode and a drain electrode through a interlayer insulating film, and also, capable of satisfactorily patterning an ITO film free from a short circuit between mounted terminals on a single etching processing stage at the time of forming the pixel electrode, as for the liquid crystal display device having a pixel uppermost layer structure.例文帳に追加

画素最上層構造を有する液晶表示装置において、層間絶縁膜を介した画素電極とドレイン電極の接続抵抗を低減できると共に、画素電極形成時に、ITO膜を一回のエッチング処理工程で実装端子間に短絡のないかつ良好なパターン形状にパターニングすることのできる液晶表示装置の製造方法を提供する。 - 特許庁

A PMOS transistor Q2 provided to short-circuit between a base and an emitter of an N type IGPT when turned off comprises a P diffusion area 5, P diffusion area 6 and a conductive film 10 and a second gate electrode 15 which are provided on a surface of an N-epitaxial layer 2 between the P diffusion area 5 and the P diffusion area 6 through a gate oxide film 21.例文帳に追加

ターンオフ時にN型のIGBTのベース・エミッタ間を短絡するために設けるPMOSトランジスタQ2は、P拡散領域5、P拡散領域6、及びP拡散領域5、P拡散領域6間のN^−エピタキシャル層2の表面上にゲート酸化膜21を介して設けられた導電膜10及び第2ゲート電極15により構成される。 - 特許庁

To provide a photoresist release liquid composition for easily releasing a photoresist film applied on a substrate, a photoresist layer remaining after etching the photoresist film applied to the substrate, a photoresist residue remaining after ashing subsequent to the etching of the photoresist layer or the like in a short period of time, not corroding various materials, in particular scarcely corroding silicon and manufacturing highly accurate circuit wiring.例文帳に追加

基板上に塗布されたフォトレジスト膜、または基板に塗布されたフォトレジスト膜をエッチング後に残存するフォトレジスト層、あるいはフォトレジスト層をエッチング後にアッシングを行い残存するフォトレジスト残査物等を短時間で容易に剥離でき、その際種々の材料を腐食せず、特にシリコンを腐蝕しにくい高精度の回路配線を製造できるフォトレジスト剥離液組成物を提供することである。 - 特許庁

For the purpose of reducing the short-circuit defects between wirings and enhancing the yield in the manufacturing stage, the semiconductor layer is patterned utilizing the dry etching construction method, then etched by using dilute HF before a thin film is deposited in the next stage to remove the polymer generated at the time of patterning of the semiconductor layer.例文帳に追加

半導体層のパタンニング時に発生するポリマを除去し、ショート不良を低減し製造工程における歩留まりの向上を達成するために、半導体層のパタンニングをドライエッチ工法を利用して行い、エッチングした後、次の薄膜堆積前に希HFにてエッチングすることによって、半導体層のパタンニング時に発生するポリマを除去し、配線間のショート不良を低減し製造工程における歩留まりの向上につなげる。 - 特許庁

To provide a removing agent for photoresist with which a photoresist film applied on a substrate, a photoresist layer remaining after etching the photoresist film applied on a substrate, or a photoresist residue remaining after etching and ashing the photoresist layer can be easily removed at a low temperature in a short time while various kinds of materials can be microprocessed without corroding at all, and a circuit wiring pattern with high accuracy can be manufactured.例文帳に追加

基板上に塗布されたフォトレジスト膜、または基板上に塗布されたフォトレジスト膜をエッチング後に残存するフォトレジスト層、あるいはフォトレジスト層をエッチング後にアッシングを行い残存するフォトレジスト残査物等を低温でかつ短時間で容易に剥離でき、その際種々の材料を全く腐食せずに微細加工が可能であり、高精度の回路配線を製造できるフォトレジスト剥離剤を提供すること。 - 特許庁

In the inspection method of the electrode plate for a secondary battery, a porous insulating layer 3 formed on the electrode plate 1 is inspected, wherein a current flowing in accordance with application of a voltage for inspection is measured while applying a voltage on the porous insulating layer 3, and defect resulting in internal short circuit of the electrode plate 1 is determined by comparing with a previously set current.例文帳に追加

上記従来の課題を解決するために本発明の二次電池用電極板の検査方法は、電極板1上に形成された多孔性絶縁層3の検査方法であって、前記多孔性絶縁層3に電圧を印加しながら前記検査用電圧の印加に伴って流れる電流を測定し、予め設定した電流と比較して電極板1の内部短絡につながる欠陥の判定をすることを特徴とするものである。 - 特許庁

To provide an electric chemical device, lithium ion secondary cell and electric double layer capacitor having a solid electrolyte using a fine multiple film having a proper void porosity as an electrolyte film without using a plasticizer for thereby using a solid electrolyte using a fine hole film having a high crystal characteristic and strength and implementing a thin film and an electric chemical device, lithium ion secondary cell and electric double layer capacitor capable of preventing a short circuit.例文帳に追加

結晶性が高く、強度の強い微多孔膜を用いた固体状電解質を用いることで、さらなる薄層化を可能とし、電池特性を向上させ、短絡の発生を抑制可能な電気化学素子、リチウムイオン二次電池、電気二重層キャパシタを実現し、特に可塑剤等を用いることなく電解質膜として適当な空孔率を有する微多孔膜を用いた固体状電解質を有する電気化学素子、リチウムイオン二次電池、電気二重層キャパシタを実現する。 - 特許庁

例文

When ions are injected into a channel area so as to suppress short-channel effects, one or both of depletion NMOS transistor 4 and an enhanced NMOS transistor 5 constituting the depletion MOS reference voltage circuit are shielded by a mask to prevent impurity ions from being injected into them, and consequently one or both of the depletion NMOS transistor 4 and enhanced NMOS transistor 5 do not have a punch-through stopper layer.例文帳に追加

チャネル領域に短チャネル効果を抑制するためのイオン注入をおこなう際に、デプレッションMOS基準電圧回路を構成するデプレッション型NMOSトランジスタ4およびエンハンスメント型NMOSトランジスタ5の一方または両方をマスクによって遮蔽してそれらに不純物イオンが注入されるのを防ぎ、それによってそれらデプレッション型NMOSトランジスタ4およびエンハンスメント型NMOSトランジスタ5の一方または両方がパンチスルーストッパー層を有しない構成とする。 - 特許庁

索引トップ用語の索引



  
Copyright © Japan Patent office. All Rights Reserved.
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する
英→日 日→英
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する

©2024 GRAS Group, Inc.RSS