「layout path」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

If position adjustment is performed, the path computing means computes a shortest path after the position adjustment, and the layout display means changes the shortest path being displayed to a shortest path after the position adjustment, and displays it in the office layout.例文帳に追加

そして、経路算出手段は、位置調整が行われた場合、位置調整後の最短経路を算出し、レイアウト表示手段は、表示中の最短経路から位置調整後の最短経路に変更してオフィスのレイアウト中に表示する。 - 特許庁

A layout determining unit 17 determines that the layout is improper, if the first path length exceeds the second path length and if the evaluation value of the power supply plane exceeds a predetermined reference value.例文帳に追加

レイアウト判定部１７は、第１の経路長が第２の経路長を超え、かつ、電源プレーンの評価値が予め定める基準値を超える場合にレイアウトが不適正であると判定する。 - 特許庁

A second path length calculating unit 13 calculates a second path length, which is the shortest conduction path from the power supply pin to a power supply plane, based on the layout information.例文帳に追加

第２の経路長算出部１３は、レイアウト情報に基づいて電源ピンから電源プレーンに至る最短の導電経路の長さである第２の経路長を算出する。 - 特許庁

A first path length calculating unit 12 of the layout inspection apparatus 100A calculates a first path length, which is the shortest conduction path from a power supply pin to a bypass capacitor, based on layout information stored in a storage unit 3.例文帳に追加

レイアウト検査装置１００Ａの第１の経路長算出部１２は、記憶部３に記憶されたレイアウト情報に基づいて電源ピンからバイパスコンデンサに至る最短の導電経路の長さである第１の経路長を算出する。 - 特許庁

To optimize a layout design by reducing wiring capacitance of a path and by enabling delay reduction.例文帳に追加

パスの配線容量を削減し、遅延低減を図ることにより、レイアウト設計を最適化すること。 - 特許庁

Layout information relating to the layout of other routers L12 to L14 capable of cipher communication is included in path forming information of a router L11 that receives are transmits the path information such as a routing protocol.例文帳に追加

ルーティングプロトコルのような経路形成情報の受け渡しを行うルータＬ１１の経路形成情報に、暗号通信可能な他のルータＬ１２〜Ｌ１４の配置に関する配置情報を含める。 - 特許庁

To provide an image layout apparatus capable of preparing a path along the direction of an image by allowing the directivity of the image to coincide with the direction of the path.例文帳に追加

画像が持っている方向性とパスの方向とを一致させ、画像の方向に沿ったパスを作成できる画像レイアウト装置を提供する。 - 特許庁

To provide a method for generating layout verification data capable of automatically verifying a wiring path.例文帳に追加

配線経路の検証も自動的に行うことができるレイアウト検証用データ作成方法を提供する。 - 特許庁

To provide a conductive path for a vehicle that can downsize the outer diameter and improve flexibility of layout.例文帳に追加

外径を小さくでき、レイアウトの自由度を向上することが可能な車両用導電路を提供する。 - 特許庁

Thereafter, the circuit elements disposed on a layout are wired to generate a user circuit and a monitor path.例文帳に追加

このあと、レイアウト上に配置されている回路素子間を配線して、ユーザ回路およびモニタパスを生成する。 - 特許庁

To provide a multi-cycle path detection device, a multi-cycle path detection method, and a multi-cycle path detection program which shorten a time required for logic synthesis and layout processing by detecting automatically a multi-cycle path with high accuracy, and by submitting it to multi-cycle path designation.例文帳に追加

この発明は、マルチサイクルパスを高い確度で自動検出してマルチサイクルパス指定に供させることにより、論理合成やレイアウト処理に要する時間を短縮させるようにしたマルチサイクルパス検出装置、マルチサイクルパス検出方法及びマルチサイクルパス検出プログラムを提供することを目的としている。 - 特許庁

To provide a circuit information management device, etc. for displaying an amount of heat in a form of shadow in accordance with the path length of a wiring path and designing a via layout for optimizing a heat radiation effect.例文帳に追加

配線路の経路長に応じて熱量を陰影で表示し、放熱効果が最適となるビアの配置を設計する回路情報管理装置等を提供する。 - 特許庁

That is, the layout prevents enlarging of the apparatus in the horizontal direction by not having the reversal path 202C enlarged in the horizontal direction to the paper transporting path 202B.例文帳に追加

つまり、反転パス２０２Ｃが、用紙搬送パス２０２Ｂに対して水平方向に広がることがなく、水平方向に装置が大きくなるのを防止するレイアウトとなっている。 - 特許庁

A circuit verification device is provided with: a storage part for storing layout data of an integrated circuit; and an arithmetic processing part for searching for a path of the integrated circuit based on the layout data.例文帳に追加

集積回路のレイアウトデータを保持する記憶部と、レイアウトデータに基づいて、集積回路の経路探索を実行する演算処理部とを具備する回路検証装置を構成する。 - 特許庁

A cross value calculation part 24 calculates a delay time to be generated due to crosstalk under the worst conditions on the path by referring to layout data stored in a layout data storage part 28.例文帳に追加

クロストーク値計算部２４は、レイアウトデータ格納部２８に格納されるレイアウトデータを参照して、パスにおける最悪条件のクロストークによって発生する遅延時間を計算する。 - 特許庁

To provide easily designating or changing a wiring path in a wiring layout method for operating the layout of wiring between a plurality of arranged circuit cells by using an automatic wiring tool.例文帳に追加

本発明は、配置された複数の回路セルどうしの間の配線を自動配線ツールを用いてレイアウトする配線レイアウト方法に関し、配線経路の指定や変更を容易にする。 - 特許庁

The layout element arranging device can include a first selection unit for selecting one path from L paths respectively having M arrangement points, and a second selection unit for selecting one layout element to arrange the one layout element among N layout elements to one arrangement point among the M arrangement points of the selected one path.例文帳に追加

本発明に係るレイアウト要素の配置装置は、それぞれがＭ個の配置ポイントを有するＬ個のパスから一のパスを選択する第１の選択部と、前記選択された一のパスにおける前記Ｍ個の配置ポイントのうちの一の配置ポイントにＮ個のレイアウト要素のうちの一のレイアウト要素を配置すべく、前記一のレイアウト要素を選択する第２の選択部とを含む。 - 特許庁

In this automatic layout method of LSI used in the layout design of the LSI, for the layout of initial arrangement (step S103), by extracting a critical path (step S104), inserting a buffer to the extracted critical path (step S106) and then conducting timing-driven for improved arrangement (step S107), a layout result without delay violation paths or with few delay violation paths is obtained.例文帳に追加

ＬＳＩのレイアウト設計において用いられるＬＳＩの自動レイアウト方法において、初期配置のレイアウト（ステップＳ１０３）に対して、クリティカルパスを抽出し（ステップＳ１０４）、この抽出されたクリティカルパスにバッファを挿入した後に（ステップＳ１０６）、タイミングドリブン改良配置を行うことにより（ステップＳ１０７）、遅延違反パスが無いか、若しくは遅延違反パスが少ないレイアウト結果を得る。 - 特許庁

In this generation technique, a plurality of FFs inside a monitor path are disposed on a layout area of a target circuit at prescribed intervals.例文帳に追加

本生成手法では、対象回路のレイアウト領域上に、モニタパス内の複数のＦＦを所定の配置間隔で配置する。 - 特許庁

To suppress an increase in a layout area of a LSI to the minimum by providing a dedicated wiring region for a scanning path circuit.例文帳に追加

スキャンパス回路の配線領域を専用に設けることにより、ＬＳＩのレイアウト面積の増大を最低限に抑える。 - 特許庁

To reduce the total of scan path lengths in the layout design of a test-facilitated semiconductor integrated circuit having plural scan paths.例文帳に追加

複数のスキャンパスをもつテスト容易化半導体集積回路のレイアウト設計において、スキャンパス長の合計を小さくする。 - 特許庁

To complete detailed wiring intended by a layout designer in a short time in wiring path setting of a semiconductor integrated circuit.例文帳に追加

半導体集積回路の配線経路設定において、レイアウト設計者の意図した詳細配線を短期間で完了させる。 - 特許庁

To provide an optical member that can employ a layout of an optical path passing between the bottom surface of a mirror and a casing in optical path design by an exposing means and reduce vibration of the mirror.例文帳に追加

露光手段における光路設計において、ミラーの底面とケーシングの間を通過させる光路のレイアウトが採用可能で、ミラーの振動低減が可能な光学部材を提供する。 - 特許庁

Consequently, an optical path shifting function can be added without varying the optical path length of the projection system and the number of pixels can be increased without impairing the layout of the optical system.例文帳に追加

よって、投射系の光路長を変化させることなく、光路シフト機能を追加できると共に、光学系のレイアウトを損なうことなく、画素数を増大させることができる。 - 特許庁

In this layout method of a semiconductor integrated circuit, the number of stages of a logic cell, which exists on each clock path, is obtained as the property of each clock path extracted (step S402).例文帳に追加

この半導体集積回路の設計方法においては、抽出した各クロック経路の特性として、各クロック経路上に存在する論理セルの段数を求める（ステップＳ４０２）。 - 特許庁

To minimize the frequency of executing circuit optimization and re-layout in stabilizing the timing of a path by adjusting a delay in the object path when a deviation from the timing is detected in a verification process conducted after layout for a circuit cell and wiring in a semiconductor device.例文帳に追加

半導体装置の回路セルや配線のレイアウト後の検証工程でタイミング違反が検出された場合に目的のパスのディレイを調整してパスのタイミングを収束させる際、回路最適化と再レイアウトの実行回数を可及的に少なくする。 - 特許庁

To drastically improve the flexibility of layout by reserving a sufficient distance as an optical path length even in an instrument panel.例文帳に追加

インストルメントパネル内部であっても光路長として十分な距離を確保することができ、レイアウトの自由度を飛躍的に向上させる。 - 特許庁

After the retrieval and preservation of the current path is ended, the retrieval result of each step is reproduced and displayed so as to be overlapped with the circuit layout.例文帳に追加

電流経路の検索及び保存の終了後に、ステップごとの検索結果を、回路レイアウト上に重ねて再生表示する。 - 特許庁

Then the first path evaluation value S and the second path evaluation value T are evaluated, whether the board layout is arranged so as to cause the bypass capacitor to effectively function is determined, and the determination result is outputted.例文帳に追加

そして前記第１の経路評価値Ｓと第２の経路評価値Ｔを評価して、基板レイアウトがバイパスコンデンサを効果的に機能させる配置かどうか判定し、その判定結果を出力する。 - 特許庁

To achieve a layout in which critical paths are estimated by using a path evaluation value indicating the delay of a path, and only paths with a large evaluation value are made to be exception paths, out of paths extracted by an SDC automatic generation tool.例文帳に追加

パスの遅延を示すパス評価値を用いてクリティカルパスを推定し、ＳＤＣ自動生成ツールの抽出したパスのうちで、評価値の大きいパスだけを例外パスとしたレイアウトを可能とする。 - 特許庁

To provide a layout display system by which an installation location of each of the devices which constitute a print system is intuitively understood, and also a status of each of the devices and a communication path which connects between these devices are intuitively understood, and also to provide a layout display device and a layout display program.例文帳に追加

印刷システムを構成する各機器の設置場所を直感的に理解でき、しかも、それら各機器の状態や機器間を結ぶ通信路についても直感的に理解できるレイアウト表示システム、レイアウト表示装置、およびレイアウト表示プログラムを提供すること。 - 特許庁

Next, the wiring processing for the scanning path circuit is carried out by means of the wiring processing for the scanning circuit (S105), and a timing analysis processing (S106)/layout timing improvement processing (S107) is then carried out on the basis of the layout information.例文帳に追加

次にスキャン回路配線処理（Ｓ１０５）によってスキャンパス回路の配線処理が行われ以後、レイアウト情報をもとにタイミング解析処理（Ｓ１０６）・レイアウトタイミング改善処理（Ｓ１０７）が行われる。 - 特許庁

To provide a device for checking a substrate layout, capable of accurately evaluating a return path through plane layers through a plurality of vias.例文帳に追加

複数のビアを介してプレーン層を経由するリターン経路についても正しく評価することが可能な基板レイアウトチェック装置を提供すること。 - 特許庁

The measuring optical system and the reference optical system have optical paths extending substantially in the same layout, and the optical path lengths of the both are substantially the same.例文帳に追加

測定光学系と参照光学系は、実質的に同じレイアウトで延びる光路を有し、両者の光路長はほぼ同じ長さである。 - 特許庁

A region including the extracted path is divided into hierarchical layout blocks (HLB) (steps S3 to S7), and timing constraint is divided at each HLB (step S8).例文帳に追加

抽出されたパスを含む領域を階層レイアウトブロック（ＨＬＢ）に分割し（ステップＳ３〜Ｓ７）、ＨＬＢごとにタイミング制約を分割する（ステップＳ８）。 - 特許庁

After the display, a conveyance vehicle is specified on the clean room layout screen, and a transfer path of the conveyance vehicle and a semiconductor apparatus as a transfer destination are changed.例文帳に追加

表示後、クリーンルームレイアウト画面上で搬送車を指定し、搬送車の移送径路の変更、移送先の半導体製造装置の変更を行う。 - 特許庁

To provide a method that minimizes a net list increase at the last layout time and reduces alternate route wirings for the long distance wiring that is quite within the bounds of possibility to become a critical path.例文帳に追加

最終レイアウト時におけるネットリストの増加を少なくし、またクリティカルパスになる可能性の高い長距離配線について迂回配線を少なくする。 - 特許庁

To provide a layout design support device for automatically making piping path data correspond to piping system data, and completing a piping design in an early stage.例文帳に追加

本発明は、配管経路データと配管系統データとを自動的に対応付け、配管設計を早期完了可能なレイアウト設計支援装置を提供する。 - 特許庁

To provide an automatic layout designing device and method and program capable of planning a high speed wiring path plan without going back.例文帳に追加

後戻りのない高速な配線経路計画を可能とする自動レイアウト設計装置、自動レイアウト設計方法及び自動レイアウト設計プログラムを提供する。 - 特許庁

To provide a diverging device which appropriately sets an arm turning speed irrespective of a form or layout of an article which is conveyed on a path by a conveyor.例文帳に追加

コンベヤにより経路を搬送される物品の形態、又は配置に関わりなく、アームの旋回する速度を適切に設定できる分岐装置を提供する。 - 特許庁

To provide an optical scanner in which a measurement instrument can be downsized, and the layout of optical elements can be simplified without complicating an optical path.例文帳に追加

測定装置を小さくすることが可能で、光路が複雑化せず、光学素子のレイアウトを簡単に具現化できる光走査装置を提供する。 - 特許庁

Layout/wiring processing and timing analytic processing are performed based on flat physical design data (step S1), and a path where a timing error has occurred is extracted (step S2).例文帳に追加

フラットの物理設計データに基づいて、配置・配線処理とタイミング解析処理を行い（ステップＳ１）、タイミングエラーが発生したパスを抽出する（ステップＳ２）。 - 特許庁

The netlist of the trial netlist and layout information in the case of initial layout and the delay value in the real load delay verification are applied so that it is possible to detect delay deterioration due to the changes of the number of steps, and the possibility of the delay deterioration due to the change of the path length in the stage of the initial layout of the evaluation target netlist.例文帳に追加

試行ネットリストのネットリストと初期配置時の配置情報と実負荷遅延検証での遅延値とを与えることにより、評価対象ネットリストの初期配置を行った段階で、段数変化による遅延劣化を検出でき、パス長変化による遅延劣化の可能性も検出できる。 - 特許庁

The layout editing unit 120 classifies the layout design data into five data types, i.e. building data, equipment arrangement data, equipment connection element data, equipment connection path data, and user-specified area data, and edits the data of each data type individually.例文帳に追加

レイアウト編集部１２０は、レイアウト設計データを、建屋データ、機器配置データ、機器接続要素データ、機器接続経路データ、利用者指定範囲データ、という５つのデータ種別に分類して、各データ種別のデータをそれぞれ独立に編集する。 - 特許庁

To provide a vessel conveyance device capable of reducing conveyance pitch of a vessel to increase the number of vessels to be conveyed per unit time while contracting layout of a conveyance path by providing a vertical path and avoiding contact of front and rear vessels.例文帳に追加

容器の搬送装置において、垂直路を設けて搬送経路のレイアウトを縮小可能にしながら、容器の搬送ピッチを小さくして単位時間当たりの搬送個数を多量化し、かつ前後の容器の接触も回避すること。 - 特許庁