| 例文 |
loop circuitの部分一致の例文一覧と使い方
該当件数 : 1750件
The oscillation drive circuit 10 in first operating mode uses output of the comparator, increases a gain in an oscillation loop formed by the oscillator 12 and the comparator 50 to one or greater; and then controls the oscillation amplitude in an oscillation loop formed by the oscillator 12 and the gain control amplifier 20 to excite driving oscillations at the oscillator 12.例文帳に追加
第1の動作モードでは、発振駆動回路10は、コンパレータの出力を用いて、振動子12とコンパレータ50とにより形成される発振ループ内のゲインを1より大きくした後に、振動子12とゲインコントロールアンプ20とにより形成される発振ループ内の発振振幅を制御して振動子12に駆動振動を励振する。 - 特許庁
The oscillation drive circuit 10 uses the output from the comparator 50, to excite the gain in the oscillation loop generated by the oscillator 12 and the comparator 50, in a state of being larger than 1, followed by controlling of the oscillation amplitude in the oscillation loop, generated from the oscillator 12 and the gain control amplifier 20 to excite the drive oscillation to the oscillator 12.例文帳に追加
発振駆動回路10は、コンパレータ50の出力を用いて、振動子12とコンパレータ50とにより形成される発振ループ内のゲインを1より大きくした状態で励振後に、振動子12とゲインコントロールアンプ20とにより形成される発振ループ内の発振振幅を制御して振動子12に駆動振動を励振する。 - 特許庁
Thus, e.g. initialization of the counter 8 is conducted with a timing of the amplification factor of an amplifying circuit 2 is changed to start counting an enable signal and, in this case, the integration constant is made larger (increasing a loop band); and when the count by the counter 8 reaches a prescribed count, the integration constant is made small (decreasing the loop band).例文帳に追加
このため、例えばカウンタ8の初期化を増幅回路2の増幅率の変化させたタイミングで行ってイネーブル信号の計数を開始し、このときに、その積分定数を大きく(ループ帯域を大きく)させ、その後、カウンタ8の計数が所定値になったときには、その積分定数が小さく(ループ帯域を小さく)させるように変化させる。 - 特許庁
Since the power conversion is conducted only by the buck- boost converter require only one switching element present in a closed loop at all times, where currents IL_1 and ILA flow, and can thus simplify the circuit configuration, to reduce the size and reduce switching loss to improve the efficiency, as compared with the conventional examples which have plurality of switching elements in a closed loop.例文帳に追加
而して、バックブーストコンバータのみで電力変換を行うため、電流I_L1,I_LAの流れる閉ループ内に存在するスイッチング素子が常に1個だけとなり、複数個のスイッチング素子が閉ループ内に存在する従来例1〜従来例3に比較して、回路構成の簡素化による小型化が図れるとともにスイッチングロスが低減されて高効率化が図れる。 - 特許庁
When dial tone is returned from the VoIP subscriber circuit 203 to the direct current loop, a telephone number transmitting part 246 transmits a portion of a tone signal constituting a telephone number as a portion for a test, and when the VoIP subscriber circuit 203 stops transmitting the dial tone in response to the transmission of the portion of the tone signal, the VoIP subscriber circuit 203 is determined to be normal.例文帳に追加
これに対してダイヤルトーンがVoIP加入者回路203から返送されてきたら電話番号送出部246から電話番号を構成するトーン信号の一部を試験用として送出し、これに対応する形でVoIP加入者回路203がダイヤルトーンの送出を停止したらVoIP加入者回路203が正常であると判別する。 - 特許庁
A correlation unit used for a synchronization tracing circuit in the delay lock loop synchronization tracing circuit for spread spectrum communication is configured with integration quantization correlation units 11-13 each consisting of an analog multiplier, an analog adder, an analog integration device, a comparator, a D/A converter and a adder so as to attain compactness, to reduce power consumption and to make the area of the circuit small.例文帳に追加
スペクトル拡散通信において利用される遅延ロックループ同期追跡回路において、上記同期追跡回路で用いられる相関器を、アナログ乗算器、アナログ加算器、アナログ積分器、比較器、D/A変換器およびデジタル加算器から構成される積分量子化相関器を用いて構成することにより、コンパクト化、低消費電力化および小回路面積化を可能にした。 - 特許庁
A phase error signal 25 is detected in a phase error detecting circuit 6 from the reproduced signal sampled by an A/D converter 4, and also a frequency error signal 26 is detected in a frequency error detecting circuit 21, and these signals are synthesized to a phase/frequency error signal 27 by a synthesis circuit 22, then the phase/frequency error signal 25 is supplied to a loop filter 23.例文帳に追加
AD変換器4により標本化された再生信号から位相誤差検出回路6で位相誤差信号25を検出するとともに、周波数誤差検出回路21で周波数誤差信号26を検出し、これらを合成回路22で位相周波数誤差信号27に合成し、この位相周波数誤差信号27をループフィルタ23に供給する。 - 特許庁
To suppress occurrence of noise by a ground loop formed between a radiation image detector and a circuit board, in a radiographic image signal detecting device that connects the radiation image detector to the circuit board through a flexible board of a charge amplifier IC, detects the electrical signal outputted from the radiation image detector with the charge amplifier IC, and outputs it to the circuit board.例文帳に追加
放射線画像検出器と回路基板とをチャージアンプICの設けられたフレキシブル基板により接続し、放射線画像検出器から出力された電気信号をチャージアンプICにより検出して回路基板に出力する放射線画像信号検出装置において、放射線画像検出器と回路基板との間で形成されるグランドループによるノイズの発生を抑制する。 - 特許庁
To provide a negative feedback amplifier phase controlling method which is capable of detecting a phase shift and adjusting the phase of local signals without using a phase control circuit composed of a high-accuracy phase difference detection circuit and a pulse circuit in a negative feedback amplifier of Cartesian loop system in which the amplifier is set stable by adjusting the phase shift of local signals.例文帳に追加
ローカル信号の位相シフト量を調節して負帰還増幅器を安定化させる、カーテシアンループ方式の負帰還増幅器において、高精度の位相差検出回路やパルス回路から構成される位相制御回路を使用せずに位相回りを検出してローカル信号の位相を調整することが可能な、負帰還増幅器の位相制御方法を提供する。 - 特許庁
This device is provided with terminals comprising variable resistor circuits respectively and passing through external signals for operating memory devices respectively, and a control circuit outputting a control signal controlling a resistance value included in the variable resistor circuit in accordance with a command enable-signal indicating activation of auto-refresh operation of a memory device and an external enable-signal for activating a delay synchronism loop circuit.例文帳に追加
それぞれ可変抵抗回路を含み、それぞれメモリ装置を動作させるための外部信号を通過させる端子と、メモリ装置のオートリフレッシュ動作の活性化を示すコマンドイネーブル信号及び遅延同期ループ回路を活性化するための外部イネーブル信号に応じて可変抵抗回路に含まれた抵抗値を制御する制御信号を発する制御回路とを備える。 - 特許庁
To provide an oscillator circuit which oscillates with a low power consumption and a low oscillator current at a high stability by making loose the coupling of an oscillation loop with a transistor base to lower the base input, using a variable capacitance diode.例文帳に追加
バリキャップを使用することにより、発振ループとトランジスタベース間の結合を粗にすることによりベース入力を低下して、安定度が高く、且つ低消費電力、低振動子電流で発振する発振回路を提供する。 - 特許庁
Accordingly, if the disturbance light is present, the output of an OR gate 105 is H, and Q output of a flip-flop circuit 102 is input in preset terminals PR of flip-flop circuits 96-98 to compose a memory loop.例文帳に追加
よって、外乱光がある場合にはオアゲート105の出力がHとなり、各フリップ・フロップ回路96〜98のプリセット端子PRにはフリップ・フロップ回路102のQ出力が入力され、記憶ループが構成される。 - 特許庁
To obtain a radio tag system, whose detecting area is expanded and the result of detection is transmitted to a monitoring center, by only arraying continuously several pieces of comparatively small-sized magnetic field loop antenna without connecting a large-sized antenna to a transmitting-receiving circuit unit.例文帳に追加
大型のアンテナを送受信回路部に接続することなく比較的小型な磁界ループアンテナを何枚も連続的に並べるだけで、無線タグの検知エリアを拡大し、この検知結果を監視センターに送信する無線タグシステムを得る。 - 特許庁
An open-loop control section 22 obtains command voltagesv_d, v_q on the dq axis, in accordance with a circuit equation of the motor, based on the command currents i_d^*, i_q^* and the angle speed ω_e, and values added with the corrected voltages Δv_d, Δv_qare used as command voltagesv_d, v_q.例文帳に追加
オープンループ制御部22は、指令電流i_d^* 、i_q^* と角速度ω_e に基づき、モータの回路方程式に従いdq軸上の指令電圧v_d 、v_q を求め、補正電圧Δv_d 、Δv_q を加算した値を指令電圧v_d 、v_q とする。 - 特許庁
Since the cut-off frequency of the filter circuit in the feedback loop 116 is altered in accordance with the number of nozzles to be driven at the same timing, impairment in ejection characteristics due to a variation in the number of nozzles to be driven at the same timing can be avoided.例文帳に追加
同一タイミングで駆動されるノズル数に対応してフィードバックループ116のフィルタ回路のカットオフ周波数を変更するので、同一タイミングで駆動されるノズル数の変動による吐出特性の劣化が回避される。 - 特許庁
The antenna apparatus 1 has two loop antennas 10a and 10b, which comprise a part of conductive patterns 3a and 3b and antenna elements 4a and 4b respectively and are connected with a radio circuit section 12 by a signal line 8 which is in common, respectively.例文帳に追加
アンテナ装置1は、それぞれ導電性パターン3a,3bの一部及びアンテナエレメント4a,4bで構成され、それぞれ共通の信号線8により無線回路部12と接続された2つのループアンテナ10a,10bを有している。 - 特許庁
To obtain a brushless motor control device that achieves control, where the phase of the output voltage of an inverter circuit part is adjusted by a closed loop, corresponding to load fluctuation for increasing the efficiency of a motor by an inexpensive and space-saving configuration.例文帳に追加
インバータ回路部の出力電圧の位相を負荷変動に対応して閉ループで調整してモータの効率を上げる制御を安価で省スペースな構成で実現したブラシレスモータ制御装置を提供することを目的とする。 - 特許庁
To provide a clock signal generator capable of always maintaining an excellent performance by eliminating the need for adjusting a reference voltage to be supplied to a phase lock loop circuit, and also eliminating deterioration in the performance caused by secular changes or the like.例文帳に追加
位相ロックループ回路に供給する基準電圧の調整を不要とするとともに、経年変化等に起因する性能劣化をなくし、常に良好な性能を維持することができるクロック信号発生装置を提供する。 - 特許庁
To prevent an output of a pixel part close to a vertical scanning circuit from being different from an output of a pixel part separated in its horizontal direction when the voltage amplification factor of an operational amplifier is made close to an open loop gain.例文帳に追加
演算増幅器の電圧増幅率を開ループゲインに近づけた時に、垂直走査回路に近い画素部の出力と、その水平方向に離れた画素部の出力が異なってしまうことを防止することを課題とする。 - 特許庁
To provide an XY stage having a plurality of slider parts provided with a correction means corresponding to a disturbance factor in enhancement of positioning precision caused by yawing, pitching and rolling, cogging, a loop gain in speed control, and a dead time generation circuit.例文帳に追加
ヨーイング、ピッチング及びローリング、コギング、速度制御におけるループゲイン、デッドタイム発生回路に起因する位置決め精度向上の障害要因に対応した補正手段を備えた、複数のスライダ部を有するXYステージを実現する。 - 特許庁
To provide a phase locked-loop circuit, provided with a means that realizes phase locking at high speed, independently of the waveform of an output voltage and the magnitude of the output voltage of a phase comparator, so as to detect out of synchronism.例文帳に追加
本発明は、位相比較器2の出力電圧の波形や電圧の大きさにかかわらず位相同期引き込みを高速で実現し、同期はずれを検出する手段を備えた位相同期回路を提供することを目的とする。 - 特許庁
To provide a DC offset compensation circuit and a method thereof capable of reducing the settling time of an output signal by fast compensating a DC offset of output signal although a DC voltage of an input signal varies in a closed loop operational amplifier.例文帳に追加
閉ループ演算増幅器で入力信号のDC電圧が変わっても出力信号のDCオフセットを速く補正して出力信号のセットリング時間を縮めるDCオフセット補償回路及び補償方法を提供する。 - 特許庁
Thus, the delay locked loop circuit can be obtained which performs coarse locking and fine locking by using different type delay cells, and thus consumes a small amount of power and robustly withstands jitter and variation in PVT variables.例文帳に追加
これにより、粗い遅延調節と精密調節とをそれぞれ異なる形態の遅延セルを利用することによって、パワー消耗が少なく、かつジッタ発生及びPVT変数に強靭な特性を有する遅延同期ループ回路が得られる。 - 特許庁
To provide a short circuit protection system and a method of a distribution system which can minimize a blackout range by determining the direction of a fault and detecting the faults on the distribution lines constituting a loop exactly and interrupting the distribution line selectively.例文帳に追加
事故方向の判定により、ループを構成する配電線の事故を的確に検出して選択遮断し、最小の停電範囲とすることが可能な配電系統の短絡保護システムおよびその方法を提供する。 - 特許庁
A filter including reverse characteristics of the power amplifying part is provided between an envelope detection circuit constituting an amplitude loop and an output power control terminal of the power amplifying part.例文帳に追加
本発明では上記課題を解決するため振幅ループを構成する包絡線検出回路から該電力増幅部の出力電力制御端子までの間に電力増幅部の逆特性を含むフィルタをもたせるようにした。 - 特許庁
In order to obtain a greater frequency adjustment range than that by a frequency adjustment phase shift circuit originally provided to a conventional surface acoustic wave oscillator, phase shift circuits 7, 8 are inserted to an oscillation loop.例文帳に追加
従来の弾性表面波発振器にもともと備えられている周波数調整移相回路による周波数調整範囲よりも大なる調整範囲を得るために、発振ループ内に移相回路7,8を挿入する。 - 特許庁
The PBS 16 of a wavelength conversion loop circuit 20 outputs a first polarized wave component and a second polarized wave component orthogonal to the first polarized wave component from composite light of the signal light and pump light to two output ports.例文帳に追加
波長変換ループ回路20のPBS16は、信号光とポンプ光との合成光から、第1の偏波成分と、第1の偏波成分と直交する第2の偏波成分とを、2つの出力ポートに出力する。 - 特許庁
To provide a phase detector and a phase-locked loop circuit device which accurately detect an error value due to the relative phase between a local oscillation signal and an input signal received on a PR (a, b, a) channel.例文帳に追加
局部発振信号及びPR(a、b、a)チャンネル上で受信される入力信号との間の相対位相による誤差値を正確に検出する位相検波装置及び方法、及び位相同期ループ回路装置を提供する。 - 特許庁
The PLL circuit has a VCO 4 for outputting an oscillation signal of a frequency according to a control voltage, a phase comparator 2a, and a loop filter 3a for smoothing the output signal of the phase comparator 2a and generating the control voltage.例文帳に追加
PLL回路は、制御電圧に応じた周波数の発振信号を出力するVCO4と、位相比較器2aと、位相比較器2aの出力信号を平滑化して前記制御電圧を生成するループフィルタ3aとを備える。 - 特許庁
Based on the detected level of each frequency component in the specified band, the control circuit 6 specifies the band of an output signal from the distortion removing loop 31, i.e., the band of an input signal to an amplifier.例文帳に追加
これにより検出された所定帯域内の各周波数成分のレベルを基に、制御回路6は歪み除去ループ31からの出力信号の帯域を特定する、すなわち増幅器の入力信号の帯域を特定する。 - 特許庁
In the current/voltage converting circuit provided with the inverted input terminal of an operational amplifier 1 as the input, a three- terminal capacitor 2 is connected to a resistor 3 in a feedback loop, connected to the input and output terminals of the operational amplifier in series.例文帳に追加
オペアンプ1の反転入力端子を入力とする電流−電圧変換回路において、前記オペアンプの該入力端子と出力端子に接続される帰還ループ内の抵抗3に直列に三端子コンデンサ2を接続した。 - 特許庁
To prevent a PLL(Phase Locked Loop) circuit from being inconvenienced due to instability of operation caused by variation in a relative speed between a rotary head and a magnetic tape in search modes like a normal reproducing mode and a 12 times or 18 times speed mode.例文帳に追加
通常再生モードや12倍速或いは18倍速等のサーチモード時において、回転ヘッド1と磁気テープとの相対速度が変化することにより、PLL回路6の動作が不安定となる不都合を防止する。 - 特許庁
To provide an electronic circuit which does not stop oscillating even when mechanical loss becomes large or a Q value is small, needs to use neither a transformer nor a phase-locked loop, and compensates influence of static dielectric capacity.例文帳に追加
機械的損失が大きくなった場合や、低Q値の場合にも、発振が停止せず、変圧器や位相同期ループを使用する必要のない、静的誘電容量の影響を補償する電子回路を提供することを目的とする。 - 特許庁
The two loop antennas 10a and 10b of the antenna apparatus 1 includes a part of conductive patterns 3a and 3b and antenna elements 4a and 4b, respectively and are connected with a radio circuit section 12 by a common signal line 8, respectively.例文帳に追加
アンテナ装置1の2つのループアンテナ10a,10bは、それぞれ導電性パターン3a,3bの一部及びアンテナエレメント4a,4bで構成され、それぞれ共通の信号線8により無線回路部12と接続されている。 - 特許庁
A digital phase locked loop circuit 20 generates first frequency fH signals (CMa) synchronized with horizontal synchronization pulses (Hs) and second frequency fH signals (CMb) delayed for 1/2 of a cycle H from the first fH signals.例文帳に追加
デジタル位相固定ループ回路(20)が、水平同期パルス(H_S)に同期した第1の周波数f_H 信号(CMa)と、この第1のf_H 信号から周期Hの2分の1だけ遅延した第2の周波数f_H 信号(CMb)を発生する。 - 特許庁
For example, in a case of a many-valued logic NAND type flash memory provided with the ECC circuit in which an allowable bit number n per page is made to 4 bits, at the time of data write operation, write loop is repeated while stepping up a word-line voltage.例文帳に追加
たとえば、1ページあたりの許容ビット数nが4ビットとされたECC回路を備える多値論理のNAND型フラッシュメモリの場合、データ書き込み動作時に、ワード線の電圧をステップアップしながら書き込みループを繰り返す。 - 特許庁
A relay circuit Rd' is operated during the drive and control, and the windows W1 to Wn of other power windows A2 to An to each of which the pulse coder 6 is not arranged are driven and controlled in an open loop in the same direction as the window W1.例文帳に追加
この駆動制御が行なわれる間、リレー回路Rd’を作動させて、パルスコーダ6の配備されていない他のパワーウインドA2〜AnのウインドW1〜WnをウインドW1と同方向にオープンループで駆動制御する。 - 特許庁
The LAN device 100 reads the loopback test termination request information as well as test result information from the received communication protocol 302, dissolves the loop construction of a transmit/receive circuit part 101, and displays the test result on the LED unit 105.例文帳に追加
LAN装置100は、受信した通信プロコトル302から折返し試験終了要求情報および試験結果情報を読み出し、送受信回路部101のループ構成を解除し、LED部105に試験結果の表示を行う。 - 特許庁
To provide a phase lock oscillation circuit that can correct an error that cannot sufficiently be corrected by a preset correction amount by a control loop on the occurrence of the error in a phase and a frequency due to an external noise or the like.例文帳に追加
外部からのノイズ等が原因で位相および周波数に誤差が発生した場合に、制御ループにより予め設定している補正量では十分に補正できない補正を可能にする位相同期発振回路を提供する。 - 特許庁
When it is assumed that the respective FF not composing of the self-loop are not scanned in this sort order, it is discriminated whether the integrated circuit is made into n-times arranged structure or not and it is determined whether or not the FF are to be scanned (SA5-SA8).例文帳に追加
このソート順に、セルフループを構成しない各FFについて、非スキャン化すると仮定したときに集積回路がn重整列構造になるか否かの判定を行い、スキャン化するか否かを決定する(SA5〜SA8)。 - 特許庁
Further, the circuit quality is monitored at an inverse diffusion section 107 and filter coefficients of an adaptive filter 15 provided in a feedback loop are updated at all times, to automatically control an AGC time constant to be at the optimum value for each reception environment.例文帳に追加
また、逆拡散部107において回線品質を監視し、フィードバックループ内に具備した適応フィルタ115のフィルタ係数を随時更新することで、受信環境毎にAGC時定数を最適値に自動制御する。 - 特許庁
Here, steady-state achievement signals showing achievement situations toward the steady state are outputted to an NOR circuit 344 by the soft waveform generating parts 350-1 to 350-4, and are outputted to the loop filter 62 as non-steady-state signals.例文帳に追加
このとき、ソフト波形生成部350−1〜350−4によって、定常状態への達成状況を示す定常達成信号がNOR回路344に出力され、非定常信号としてループフィルタ62に出力される。 - 特許庁
The F-PLL synthesizer includes a converging voltage setting section 21 for outputting a converging voltage signal to a loop filter 4 in order to establish phase locking of an external output oscillation signal in response to a control signal from a PLL control circuit 8.例文帳に追加
PLL制御回路8からの制御信号に応じて、外部出力発振信号の位相同期を確立するために、ループフィルタ4に対して収束電圧信号を出力する収束電圧設定部21を有する。 - 特許庁
To provide a simulation method for a PLL(phase-locked loop) circuit which permits simulation by accurately deciding the frequency of a feedback clock signal even when the frequency of an output clock signal is varied (multiplied or divided) upon occasion.例文帳に追加
出力クロック信号の周波数が場合に応じて変更(逓倍ないし分周)せしめられる場合であっても、帰還クロック信号の周波数を的確に判定してシミュレーションが行えるPLL回路のシミュレーション方法を提供する。 - 特許庁
To provide a signal branching circuit having simple configuration and capable of easily branching a signal of a current level which has been difficult to be branched before, by utilizing the merits of a noise resistance performance and saved wiring, or the like, in current loop transmission.例文帳に追加
本発明は、電流ループ伝送における耐ノイズ性能や省配線などの利点を活かし、これまで分岐の難しかった電流レベルの信号を、簡単な構成で容易に分岐することができる信号分岐回路を提供する。 - 特許庁
When the switch 9 is thrown to the position of the MGC, the AGC loop is open and a control voltage Vc generated by a manual gain setting circuit 10 acts like a manual gain control signal, which is fed to a gain control terminal 11 of the amplifier 2.例文帳に追加
スイッチ9をMGCに切り替えると、AGCループは開放され、手動利得設定回路10が発生する制御電圧Vcが手動利得制御信号となって増幅器2の利得制御端子11に供給される。 - 特許庁
A processor of an axis control circuit for feedback-controlling a position and a speed of the servo motor conducts the feedback-controlling for the position and the speed in every position and speed control processing period, and finds a current command to be output to current loop processing (a1-a6).例文帳に追加
サーボモータの位置、速度のフィードバック制御を行う軸制御回路のプロセッサは、位置、速度制御処理周期毎、位置、速度フィードバック制御処理を行い電流指令を求め電流ループ処理に出力する(a1〜a6)。 - 特許庁
If the remaining capacity of the battery 12 is decided low by the battery check circuit 18 and CPU 11, the CPU 11 exercises control, so that the energy in the battery 12 is consumed through the forced consumption loop.例文帳に追加
そして、バッテリチェック回路18及びCPU11によりバッテリ12の残存量が少ないと判断されたときには、上記強制消費ループにより上記バッテリ12のエネルギーが消費されるようにCPU11にて制御される。 - 特許庁
The semiconductor integrated circuit includes a PLL and a control unit 9, wherein the PLL includes a phase/frequency comparator 1, a loop filter 3, a voltage controlled oscillator (VCO) 8 and a frequency divider 6, and the VCO (8) includes a voltage/current converter (VIC) and a ring oscillator.例文帳に追加
PLLと制御ユニット9を具備し、PLLは位相周波数比較器1、ループフィルタ3、電圧制御発振器(VCO)8、分周器6を含み、VCO(8)は電圧電流変換器(VIC)とリング発振器を含む。 - 特許庁
The antenna device 1 is constituted of a part for respective conductive patterns 3a, 3b and antenna elements 4a, 4b, and has the two-loop antennas 10a, 10b each of which is connected to a wireless circuit part 12 by a common signal line 8.例文帳に追加
アンテナ装置1は、それぞれ導電性パターン3a,3bの一部及びアンテナエレメント4a,4bで構成され、それぞれ共通の信号線8により無線回路部12と接続された2つのループアンテナ10a,10bを有している。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|