「loop variable」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

The phase-locked loop circuit can control the variable region of the resistance R, of a parallel circuit consisting of an Nch transistor 15 and resistors 23, 24 corresponding to setting resistances R2, R3 of the resistors 23, 24.例文帳に追加

抵抗器２３，２４の抵抗値Ｒ２，Ｒ３の設定に応じて、Ｎｃｈトランジスタ１５、抵抗器２３，２４からなる並列回路の抵抗値Ｒの可変領域を制限することができる。 - 特許庁

In an oscillation circuit 100 wherein an oscillation loop is formed of an amplifier circuit 2 and a feedback circuit 4, the feedback circuit 4 includes a variable LC filter 14 and a SAW filter 6.例文帳に追加

増幅回路２及び帰還回路４による発振ループが形成される発振回路１００において、帰還回路４は可変ＬＣフィルタ１４及びＳＡＷフィルタ６を含む。 - 特許庁

The coil L and the variable capacitance diodes D1, D2 form a parallel resonance circuit 12, and the pn-junction diodes D3, D4 are arranged in the outside of the resonance loop of the parallel resonance circuit 12.例文帳に追加

コイルＬと可変容量ダイオードＤ１、Ｄ２で並列共振回路１２を構成し、ｐｎ接合ダイオードＤ３、Ｄ４が並列共振回路１２の共振ループの外に配置されている。 - 特許庁

When the order of the inspection product Q is a divisor of the order (1) and the loop is repeated as many times as the safe variable (s), inspection success is outputted and the process is ended.例文帳に追加

検査積Ｑの位数が位数ｑの約数であり、且つ、安全変数ｓの回数だけループを繰り返していれば、検査合格の旨を出力して処理を終了する。 - 特許庁

A feedback loop is branched and input to a variable-frequency down-converter section and a detector, whose detector output is processed by a DSP in a base band circuit and analyzed as a spectrum to automatically control a parameter which can not be compensated by a Digital Pre-Distortion distortion compensating Loop.例文帳に追加

フィードバック・ループを分岐して周波数可変のダウンコンバータ部および検波器に入力し、その検波器出力をベースバンド回路内のＤＳＰにて処理しスペクトラムとして解析することでＤｉｇｉｔａｌ Ｐｒｅ−Ｄｉｓｔｏｒｔｉｏｎ歪み補償Ｌｏｏｐでは補償しきれないパラメータを自動で制御する。 - 特許庁

The suite may assign to the variable(s) in the target list; this does not affect the next item assigned to it. The target list is not deleted when the loop is finished, but if the sequence is empty, it will not have been assigned to at all by the loop.例文帳に追加

スイートの中では、ターゲットリスト内の変数に代入を行えます; この代入によって、次に代入される要素に影響を及ぼすことはありません。 ループが終了してもターゲットリストは削除されませんが、シーケンスが空の場合には、ループでの代入は全く行われません。 - Python

In this PLL circuit for generating a clock signal based on an EFM signal supplied to a phase comparator 11, an open loop transfer function is constituted variably by using variable capacity diodes VC1, VC2 as a loop filter 13, and the variable capacity diodes VC1, VC2 can be used by changing the capacity thereof in jitter measurement of the optical disk having a different jitter specification.例文帳に追加

位相比較器１１に供給されるＥＦＭ信号に基づいてクロック信号を生成するＰＬＬ回路であり、ループフィルタ１３に可変容量ダイオードＶＣ１、ＶＣ２を使用することによって、開ループ伝達関数を変更可能に構成し、ジッタ規格の異なる光ディスクのジッタ計測において上記可変容量ダイオードＶＣ１、ＶＣ２の容量を可変して使用することができる。 - 特許庁

The crystal oscillator circuit which uses a quartz crystal oscillation unit 15 includes a variable capacitor 10 that forms an oscillation loop with the quartz crystal oscillation unit 15, and a temperature compensation circuit 3 that compensates for a temperature characteristic of the quartz crystal oscillation unit 15 by applying a control signal to the variable capacitor 10.例文帳に追加

水晶振動子１５を用いた水晶発振回路は、水晶振動子１５と発振ループを形成する可変容量素子１０と、可変容量素子１０に制御信号を与え、水晶振動子１５の温度特性を補償する温度補償回路３とを備えている。 - 特許庁

To provide an electrosurgery generating device equipped with a closed loop/feed back control system for regulating electrosurgery output parameters of power, voltage or current while achieving shortening of response time and tightening of regulation under variable tissue resistance, variable output circuit reactance, and strict power distribution condition.例文帳に追加

可変組織抵抗、可変出力回路リアクタンス、および厳しい電力配電条件の下で、応答時間の短縮および規制強化を達成しつつ、電力、電圧または電流の電気外科出力パラメータを規制する閉ループ・フィードバック制御システムを備えた電気外科発生装置を提供する。 - 特許庁

At this time, only a variable frequency component of low frequency which slowly varies in belt speed other than a small variable frequency component of high frequency generated during the driving of a device as to speed variation of the intermediate transfer belt 10 is corrected by using a feedback loop 80.例文帳に追加

その際、中間転写ベルト１０の速度変動のうち、装置の駆動中に発生する小さな高周波の変動周波数成分以外のゆっくりとベルト速度が変化していく低周波の変動周波数成分のみをフイードバックループ８０を使用して補正する。 - 特許庁

The operation delaying time of an output buffer different in accordance with an external load is measured to adjust the delay quantity of the second variable delay circuit in the feedback loop of the DLL circuit based on the operation delay time.例文帳に追加

外部負荷に応じて異なる出力バッファの動作遅延時間を測定し、その動作遅延時間に応じて、ＤＬＬ回路のフィードバックループ内の第２の可変遅延回路の遅延量を調整する。 - 特許庁

A variable capacity capacitor 108 is connected with a branch point P2 branched further on the post-stage of the branch point P1, and a control circuit 109 interlocked with switching control of a loop filter controls the capacity.例文帳に追加

可変容量コンデンサ１０８は、分岐点Ｐ１の後段でさらに分岐した分岐点Ｐ２に接続され、制御回路１０９がループフィルタの切り替え制御に連動して、容量が制御される。 - 特許庁

Thus, no adder AD exists on a loop composed of the shifter SF1, the variable length table T1 and a register R12 to be a critical path and the processing speed can be accelerated rather than conventional one.例文帳に追加

これにより、クリティカル・パスとなるシフタＳＦ１、可変長テーブルＴ１、レジスタＲ１２で構成されるループに、加算器ＡＤが存在しなくなり、従来よりも処理速度を向上させることができる。 - 特許庁

An AGC loop controlled by voltage VAGC is realized by supplying an output of the control circuit, i.e., a gate voltage 850 to a FET transistor to which variable resistors 802, 822 and 832 correspond.例文帳に追加

制御回路の出力、ゲート電圧８５０を可変抵抗器８０２，８２２，８３２の対応するＦＥＴトランジスタに供給する事により、電圧ＶＡＧＣで制御されるＡＧＣループが実現される。 - 特許庁

A PLL consisting of a phase comparator 6, a loop filter 7, an adder circuit 9 and a variable frequency oscillation circuit 10 generates a clock signal 11 that is phase-locked to a recovered signal 4.例文帳に追加

位相比較回路６、ループフィルタ７、加算回路９、可変周波数発振回路１０により構成されるＰＬＬにより、再生信号４に位相同期したクロック信号１１を発生する。 - 特許庁

A second feedback loop 70 having a capacitor C is formed between an input terminal of the first stage inverter 50 and a connecting point between the variable resistor part R_0f and an input terminal of the second stage inverter 62a.例文帳に追加

可変抵抗部Ｒ_0fと第２段目のインバータ６２ａの入力端子との間と、第１段目のインバータ５０の入力端子との間に、コンデンサＣを有する第２帰還ループ７０が形成してある。 - 特許庁

Under an instruction from a TV tuner AFC loop constant controlling portion 113, when executing the specific processing which would cause a change in reference frequency, a variable loop filter 115 sets a time constant smaller than one in a case that the specific treatment is not executed, and passes a frequency error signal and integrates it.例文帳に追加

可変ループフィルタ１１５は、ＴＶチューナＡＦＣループ定数制御部１１３からの指示により、基準周波数変動を引き起こす特定処理を実行する場合には、特定処理を実行しない場合に比べて小さい時定数を設定して周波数誤差信号を通過させるとともに周波数誤差信号を積分する。 - 特許庁

There are provided a VCO 104 which oscillates using the resonance frequencies of an LC resonance circuit comprised of a capacitor, an inductor, and variable capacitor elements 116, 117, a negative feedback loop circuit configured to loop an oscillation signal from the VCO 104 and to adjust the frequency of the oscillation signal to a desired locking frequency, and a tuning means 107.例文帳に追加

容量、インダクタ及び可変容量素子１１６，１１７によるＬＣ共振回路の共振周波数を利用して発振するＶＣＯ１０４を備え、ＶＣＯ１０４からの発振信号をループして該発振信号の周波数をロック周波数に調整する負帰還フィードバックループ回路と、チューニング手段１０７を備える。 - 特許庁

To provide a phase locked loop circuit with variable loop band, which does not generate deterioration in a modulating signal even when a continuous signal of "1" is inputted, also can maintain the frequency of a reference signal low and maintain the sampling frequency of a phrase comparator and a delta sigma circuit low even when the symbol rate is high.例文帳に追加

“１”の連続信号が投入された場合にも変調信号劣化を発生せず、さらに、シンボルレートが高い場合においても基準信号の周波数を低く保ち、位相比較器およびデルタシグマ回路のサンプリング周波数を低く保持できるループ帯域可変の位相同期回路を提供する。 - 特許庁

An adjustment arm 101 includes a switched capacitor bank 103 forming an electric loop between an edge of a grounding surface 105 and itself, having an end connected to the antenna feed part 104, and connecting the end and the opposite-side end to an edge of the grounding surface by a plurality of switch branches to make the circumferential length of the electric loop variable.例文帳に追加

調整アーム１０１は、接地面１０５の端辺との間で電気的ループを形成し、端部がアンテナフィード部１０４に接続され、電気的ループの周囲長が可変になるようにその端部と逆側端を接地面の端辺との間で複数のスイッチ分岐で接続するスイッチトキャパシタバンク１０３を備える。 - 特許庁

A program stored in a storage device is read, partial compression for replacing an element local only inside a loop nest in a view from the whole program among elements of the array inside a loop nest in the program with a scalar variable is executed, and access to an origin array is inserted into the program to a non-local element.例文帳に追加

記憶装置に格納されているプログラムを読み出し、該プログラムにおけるループネスト内の配列の要素のうちで、プログラム全体から見て該ループネスト内でのみローカルな要素をスカラー変数に置き換える部分圧縮を行い、ローカルでない要素に対しては元の配列へのアクセスをプログラム内に挿入する。 - 特許庁

A buck switching regulator formed on an integrated circuit (IC) receives an input voltage and provides a switching output voltage on a switch output node using a constant on-time, variable off-time feedback control loop.例文帳に追加

集積回路（ＩＣ）の形に構成したバックスイッチング型電圧調整器は入力電圧を受けて、一定オン時間・可変オフ時間饋還制御ループを用いてスイッチ出力ノードにスイッチング出力電圧を生ずる。 - 特許庁

To realize a variable light delay device using an optical modulator capable of adjusting delay quantity corresponding to an inputted optical signal by using a single wavelength converter and a loop-like optical path.例文帳に追加

単一の波長変換器とループ状光路とを用いて、入力する光信号に応じて遅延量を調整することのできる光変調器を用いた可変光遅延装置を実現することを目的とする。 - 特許庁

A hysteresis signal 6 with hysteresis nature is created by a hysteresis signal creation unit 7 from the ACC detection signal 4, and an ACC loop which controls a gain of the gain variable unit 3 is formed based on the hysteresis signal 6.例文帳に追加

このＡＣＣ検波信号４はヒステリシス信号生成部７により、ヒステリシスを有するヒステリシス信号６が生成され、このヒステリシス信号６に基づいてゲイン可変部３のゲインを制御するＡＣＣループを形成する。 - 特許庁

A crystal oscillation circuit 1 controls a drive capability of a variable driving part provided in the crystal oscillation circuit 1 in accordance with a voltage value of a control signal Slf outputted from a loop filter 59 of a PLL circuit 50a.例文帳に追加

水晶発振回路１は、同水晶発振回路１に設けた駆動可変部の駆動能力をＰＬＬ回路５０ａのループフィルタ５９から出力される制御信号Ｓｌｆの電圧値に応じて制御する。 - 特許庁

A control method selecting means (SS) generates a constant reference voltage (uDCref) for a voltage control loop, and the variable modulation index mq of a modulation signal m=mdcos(ωt)-mqsin(ωt) in a low output voltage region.例文帳に追加

制御方法選択手段（ＳＳ）は、低出力電圧領域では、電圧制御ループ用の一定の基準電圧（ｕ_DC^ref）と、変調信号ｍ＝ｍ_dｃｏｓ（ωｔ）−ｍ_qｓｉｎ（ωｔ）の可変変調指数ｍ_qとを生成する。 - 特許庁

In addition, the delay loop optical waveguide 12 and an optical waveguide 11 for input are connected via an input side optical switch 13, and the light to be measured input into the wavelength variable bandpass filter 14 is temporally limited.例文帳に追加

さらに、遅延ループ光導波路１２と入力用光導波路１１とを入力側光スイッチ１３で接続し、波長可変バンドパスフィルタ１４に入力される被測定光を時間的に制限する。 - 特許庁

A phase comparator 13 is disconnected from a DLL loop by a switching circuit 15, a counter 14 starts counting by a rise edge of an output clock CLK2 of a first variable delay circuit 11, and the counting is stopped by an edge of a rise clock of an input clock CLK1 into the first variable delay circuit 11.例文帳に追加

切換回路１５によって位相比較器１３をＤＬＬループから切り放しておき、第１可変遅延回路１１の出力クロックＣＬＫ２の立上りエッジによってカウンタ１４のカウントを開始し、第１可変遅延回路１１への入力クロックＣＬＫ１の立上りクロックのエッジによってそのカウントを停止させる。 - 特許庁

The fractional N PLL frequency synthesizer configured to temporally switch the division number of a variable frequency divider between two or more integer values has a variable notch filter 8 capable of controlling a suppression frequency and an attenuation between a voltage-controlled oscillator 2 and a loop filter 7, thereby suppressing fractional spurious emissions.例文帳に追加

可変分周器の分周数を２つ以上の整数値で時間的に切り替えるフラクショナルＮ方式のＰＬＬ周波数シンセサイザにおいて、電圧制御発振器２とループフィルタ７の間に、抑圧周波数および減衰量の制御を可能とする可変ノッチフィルタ８を設けることで、フラクショナルスプリアスを抑圧することができる。 - 特許庁

The clock recovery circuit recovering a clock from an input signal by using phase variable timing signal generating means 41, 42 in a feedback loop is configured such that the clock recovery circuit is provided with a means that shifts outputs CLKd', CLKb of the phase variable timing signal generating means 41, 42 from nearly the midpoint of the input signal.例文帳に追加

帰還ループ中の位相可変タイミング信号発生手段４１，４２を用いて入力信号からクロックを復元するクロック復元回路であって、該位相可変タイミング信号発生手段４１，４２の出力ＣＬＫｄ’，ＣＬＫｂを前記入力信号の略中央位置よりもずらす手段を備えるように構成する。 - 特許庁

The architecture has a DC loop for removing DC offset from a signal component, a digital variable gain amplifier (DVGA) for providing a gain range, an automatic gain control (AGC) loop for performing a gain control relating to the DVGA and an RF/analog circuit, and a serial bus interface (SBI) unit for providing control to the RF/analog circuit via a serial bus.例文帳に追加

信号成分からＤＣオフセットを除去するＤＣループと、利得レンジを提供するデジタル可変利得増幅器（ＤＶＧＡ）と、ＤＶＧＡとＲＦ／アナログ回路に対して利得制御を行う自動利得制御（ＡＧＣ）ループと、シリアルバスを介してＲＦ／アナログ回路に対して制御を提供するシリアルバスインターフェイス（ＳＢＩ）ユニットとを有する。 - 特許庁

To obtain a current summing system that reduces a controlled variable in an optical-electrical negative feedback loop and a pulse-width intensity mixing modulation system within 1 dot using a structure that has raised an integration degree to achieve a small physical size and power-saving.例文帳に追加

光・電気負帰還ループによる制御量を少なくする電流加算方式と、１ドット内でのパルス幅強度混合変調方式とを、より小型で省電力化を達成し得るように集積度を高めた構成で実現する。 - 特許庁

The motor drive control device 1 is constituted as a composite feedback loop that comprises a subtractor 2; an operation circuit 3; amplifiers 4, 8; a PWM modulator 5; a H-bridge circuit 6; a current detector 7; and a variable oscillator 9.例文帳に追加

モータ駆動制御装置１は、減算器２と、演算回路３と、増幅器４，８と、ＰＷＭ変調器５と、Ｈブリッジ回路６と、電流検出器７と、可変発振器９とを含む複合帰還ループとして構成されている。 - 特許庁

To provide an oscillator circuit which oscillates with a low power consumption and a low oscillator current at a high stability by making loose the coupling of an oscillation loop with a transistor base to lower the base input, using a variable capacitance diode.例文帳に追加

バリキャップを使用することにより、発振ループとトランジスタベース間の結合を粗にすることによりベース入力を低下して、安定度が高く、且つ低消費電力、低振動子電流で発振する発振回路を提供する。 - 特許庁

In an automatic adjusting method and adjusting method for commutation angles α in a brushless electric motor, an electric motor is controlled by a motor controller, based on open loop, while utilizing variable commutation angles α.例文帳に追加

本発明は、可変な転流角αを利用しながら開ループに基づいてモータ制御部により電気モータの制御が行われる、ブラシレス電気モータの転流角αの自動調整方法及び調整装置に関するものである。 - 特許庁

The switch of this variable frequency tuned filter adopts a monolithic IC 31, a component connection electrode 38 is formed on a side (rear side) 32b opposite to an element forming side of the monolithic IC 31, and a coupling loop 12 is connected to the component connection electrode 38.例文帳に追加

スイッチをモノリシックＩＣ３１によって構成し、モノリシックＩＣ３１の素子形成面と反対面（裏面）３２ｂに部品接続用電極３８を形成し、その部品接続用電極３８にカップリングループ１２を接続する。 - 特許庁

To provide an audio encoding method and a device, capable of shortening processing time of quantization and variable encoding by reducing the number of loop controls of quantization distortion.例文帳に追加

本発明はオーディオ符号化方法及び装置に関し、量子化歪制御ループ回数を少なくすることで、量子化・可変符号化の処理時間を短かくすることができるオーディオ符号化方法及び装置を提供することを目的としている。 - 特許庁

Since the feedback loop for controlling the variable gate applied voltage on the basis of the difference voltage between the drain applied voltage and the predetermined drain voltage can continuously controls the variable gate applied voltage, a current supply capability can be adapted to efficiently adjust the threshold voltage regardless of the current supply capability of a drain voltage generation circuit 4.例文帳に追加

ドレイン印加電圧と所定ドレイン電圧との差電圧に基づき可変ゲート印加電圧を制御するフィードバックループにより、可変ゲート印加電圧を連続的に制御することができるので、ドレイン電圧発生回路４の電流供給能力に関わらず、電流供給能力に適合して効率よく閾値電圧の調整動作を行なうことができる。 - 特許庁

The digital control oscillation circuit 11 includes: a loop-like transmission line 15 having odd numbered pieces each of parallel parts 15A where two conductors are disposed in parallel at an interval from each other and crossing parts 15B where the two conductors are electrically insulated and crossed respectively; an active circuit 17; and a first variable capacitance part 21 and a second variable capacitance part 22.例文帳に追加

ディジタル制御発振回路１１は、２本の導体が互いに間隔をおいて並行に配置された並行部１５Ａと、２本の導体が電気的に絶縁されて交差する交差部１５Ｂとをそれぞれ奇数個有するループ状の伝送線路１５と、アクティブ回路１７と、第１の可変容量部２１及び第２の可変容量部２２とを有している。 - 特許庁

To provide an automatic gain controller which is reduced in a delay in a feedback control loop while a data error rate is suppressed, is small in the variation in an output power of a gain variable amplifier with respect to variation in circuit elements , and is low in manufacturing cost.例文帳に追加

データ誤り率を低く抑えつつもフィードバック制御ループ遅延を減少させ、しかも、回路要素のばらつきに対して可変利得増幅器の出力電力の変動が小さく、製造コストも低い自動利得制御装置を提供する。 - 特許庁

In a variable display device 40, a nearly elliptic columnar slide 84 supported by a support shaft 90 is arranged within a loop of a belt 70A wrapped around a pair of pulleys 72A and 72B and can be slid back and forth by a solenoid 98A.例文帳に追加

可変表示装置４０は、一対のプーリー７２Ａ、７２Ｂに巻き掛けられたベルト７０Ａのループ内に、支持軸９０で支持された略楕円柱状のスライド体８４が配置され、ソレノイド９８Ａによって前後方向にスライドできるようになっている。 - 特許庁

To provide a fuel cell system in which electric power consumption calculation precision is improved while evading instability of a control system that control content does not converge and becomes oscillatory since a detected state amount and controlled variable based on this constitute a loop.例文帳に追加

検出した状態量とこれに基づく制御量とがループを構成して制御内容が収束せず振動的になるような制御系の不安定を避けつつ、消費電力演算精度を向上させる燃料電池システムを提供する。 - 特許庁

The automatic selection circuit 7 observes the synchronization detection result 601 to execute an operation of automatically revising a frequency division number of the variable frequency divider circuit 1 when the clock phase locked loop circuit is not synchronized within a prescribed time the timer 8 indicates.例文帳に追加

自動選択回路７は、同期検出結果６０１を観測して、タイマー８が示す一定時間内にクロック位相同期回路が同期しない場合には可変分周回路１に対する分周数を自動的に変更するという動作を実行する。 - 特許庁

To make it possible to predict a state variable of a control system after the time has passed in the state that a loss time is fetched in the control system and to make it possible to improve the stability of a closed loop control system more greatly than a conventional system.例文帳に追加

制御系にむだ時間を取り込んだ状態で当該時刻経過後の制御系の状態変数を予測できるようにすると共に、従来方式に比べて閉ループ制御系の安定性を大幅に改善できるようにする。 - 特許庁

A phase synchronizing circuit 10 is provided with a synchronizing loop circuit 12 equipped with a phase comparator 14, a voltage control oscillator 18 and a variable frequency-divider 20 for 1/n frequency-dividing and outputting a clock signal f_VCO output by the voltage controlled oscillator 18.例文帳に追加

位相同期回路１０は、位相比較器１４と、電圧制御発振器１８と、電圧制御発振器１８の出力したクロック信号ｆ_ＶＣＯを１／ｎ分周して出力する可変分周器２０とを備えた同期ループ回路１２を有する。 - 特許庁