「memory controller」に関連した英語例文の一覧と使い方(49ページ目) - Weblio英語例文検索

This semiconductor memory card includes: a plurality of semiconductor memory chips; a controller chip which controls the plurality of semiconductor memory chips; and a substrate mounted with the plurality of semiconductor chips on one surface and the controller chip mounted on the other surface corresponding to a position in which the external force of the first surface is concentrated.例文帳に追加

本発明の実施の形態に係る半導体メモリカードは、複数の半導体メモリチップと、前記複数の半導体メモリップを制御するコントローラチップと、一方の面に前記複数の半導体メモリチップが実装され、前記一方の面側の外力が集中する位置に対応する他方の面に前記コントローラチップが実装された基板と、を備える。 - 特許庁

The DDR (double data rate) memory system is provided with a function for controlling ODT (on die termination) for each chip select, and is further provided with a memory controller, a first data bus and a second data bus connected to the memory controller, a first chip select connected to the first data bus, and a second chip select connected to the first data bus and the second data bus.例文帳に追加

チップセレクトごとにＯＤＴ（On Die Termination）を制御する機能を備えたＤＤＲ（Double Data Rate）メモリシステムであって、メモリコントローラと、メモリコントローラに接続された、第１のデータバス及び第２のデータバスと、第１のデータバスに接続された第１のチップセレクトと、第１データバス及び前記第２のデータバスに接続された第２のチップセレクトと、を備えている。 - 特許庁

This direct memory access controller is provided with a storage circuit for storing that a DREQ has been asserted during DMA transfer and a means for making a CPU confirm the content of the storage circuit each time the DMA transfer ends, and for asserting a new DMA transfer request signal to a DMAC (direct memory access controller) when the DREQ is asserted during the DMA transfer.例文帳に追加

DMA転送中にDREQがアサートされたことを記憶するための記憶回路と、DMA転送が終了する毎に、CPUに記憶回路の内容を確認させ、DMA転送中にDREQがアサートされていた場合には、DMACに対して新しいDMA転送要求信をアサートする手段とを備えた。 - 特許庁

When an user selects a high speed reproduction via an user interface 55, a system controller 47 controls a media controller 42, retrieves one or more stamp video data from an optical disk OD by a reproducing driver 41, and writes them in frame unit in the corresponding memory space in a memory 53.例文帳に追加

ユーザによって高速再生がユーザインターフェース５５を介して選択されると、システムコントローラ４７はメディアコントローラ４２を制御し、再生ドライバ４１により光ディスクＯＤから、１より多いスタンプビデオデータを読み出し、メモリ５３の対応するメモリ空間にフレーム単位で書き込む。 - 特許庁

The DMA controller 690 monitors the status output signals 628 and 638 and at each updating, the controller 690 transfers status updating information indicating contents of the updated status output signal to prescribed memory areas on memory 641 by sequentially DMA transfer.例文帳に追加

Ｉ／ＯステータスＤＭＡコントローラ６９０は、ステータス出力信号６２８，６３８をそれぞれ監視し、その更新が行われる度に、当該更新されたステータス出力信号の内容を示すステータス更新情報をＤＭＡ転送によってメモリ６４１上の所定の記憶領域に順次転送する。 - 特許庁

The memory controller can interface with the outside according to a prescribed protocol and the memory controller detects/corrects errors of the stored information periodically or at a timing of power supply or the like separately from reading the stored information to the outside according to an access request from the outside.例文帳に追加

メモリコントローラは、所定のプロトコルに従って外部とインタフェース可能であり、メモリコントローラは、外部からのアクセス要求に従って記憶情報を外部に読み出すのとは別に、定期的に或は電源投入時などのタイミングで、記憶情報のエラー検出・訂正を行う。 - 特許庁

The processor system has on a single semiconductor substrate a processor 101, a memory controller 105, an external bus interface 104 to which a processor 103 outside the substrate can be connected, and a system bus bridge 106 for interconnecting the processor 101, the memory controller 105 and the external bus interface 104.例文帳に追加

単一の半導体基板上に、プロセッサ１０１と、メモリコントローラ１０５と、当該基板外部のプロセッサ１０３を接続可能な外部バスインターフェース１０４と、プロセッサ１０１、メモリコントローラ１０５、及び外部バスインターフェース１０４を相互に接続するシステムバスブリッジ１０６とを備える。 - 特許庁

Moreover, the PC body 200 includes a display control section 218 for displaying the starting image on a television in the case where the memory card is inserted to the insertion socket 202, or displaying the starting image on the remote controller in the case where the memory card is inserted to the insertion socket of the remote controller.例文帳に追加

また、ＰＣ本体２００は、挿入ソケット２０２にメモリカードが挿入された場合には、起動画像をテレビに表示し、リモートコントローラの挿入ソケットにメモリカードが挿入された場合には、起動画像をリモートコントローラに表示する表示制御部２１８を備える。 - 特許庁

The control unit includes: a memory controller 2 which outputs the request disaproval signal indicating that a data access request made by a 2nd processor cannot be accessed so that a 1st processor is selected and allowed to access data; and delay means 50 and 50a which delay the request disapproval signal outputted through this memory controller.例文帳に追加

第１プロセッサを選択してデータアクセスを行うため、第２プロセッサのデータアクセス要請を受け入れることができないという要請拒否信号を出力するメモリコントローラ２と、このメモリコントローラを介して出力する要請拒否信号を遅延させる遅延手段５０、５０ａとを含む。 - 特許庁

The sound generation means 2 is provided with a recording medium such as a CD or an ROM formed by recording various effective sounds, a memory controller 3 controlling the recording medium, an amplifier/speaker 4 generating reproduced sound of the recording medium, and a changeover switch 5 changing over a reproduction mode of the memory controller 3.例文帳に追加

音発生手段２は、種々な効果音を録音してなるＣＤ，ＲＯＭ等の記録媒体と、該記録媒体を制御するメモリーコントローラ３と、前記記録媒体の再生音を発生させるアンプスピーカー４と、前記メモリーコントローラ３の再生モードを切り替えるための切替スイッチ５とを備える。 - 特許庁

An input signal and an output signal of a controller are stored in a memory of the controller when failure occurs to read data of this memory from the outside by connecting with a computer, compare with a value processed by an external computer and indicating a normal condition, determine it, and display it on a screen.例文帳に追加

故障が起こったときのコントローラの入力信号と出力信号とをコントローラのメモリに記憶させ、このメモリのデータを外部からコンピュータと繋いで読み出せるようにしておき、外部コンピュータで処理して正常な状態を示す値と比較して判断させるとともに画面上に示す。 - 特許庁

Access to a memory space from a CPU 1 or a PCI device 23 usually becomes access to a DRAM 3a via a "c." path depending on an address, or distributed by a Memory Controller 2 to a Disk Controller 6 and the PCI device 23 via a "d." or "d'." path.例文帳に追加

ＣＰＵ１やＰＣＩ Ｄｅｖｉｃｅ２３からメモリ空間へのアクセスは、アドレスによって通常ｃ．のパスを経由してＤＲＡＭ３ａへのアクセスとなるか、ｄ．又はｄ’．のパスを経由してＤｉｓｋ Ｃｏｎｔｒｏｌｌｅｒ６やＰＣＩ Ｄｅｖｉｃｅ２３へとＭｅｍｏｒｙ Ｃｏｎｔｒｏｌｌｅｒ２によって振り分けられる。 - 特許庁

The receiving unit 300 has at least a present position measuring device 320 containing an antenna 310, a buffer memory 350 containing map information, an image memory for indication, an indication controller 380 for making indication with an indication device 370 and a controller for controlling them.例文帳に追加

受け側ユニット３００は、アンテナ３１０を含む現在位置測定装置３２０と、地図情報を格納するバッファメモリ３５０と、表示用画像メモリ３６０と、表示装置３７０で表示を行わせる表示コントローラ３８０と、これらを制御する制御装置３４０とを少なくとも有する。 - 特許庁

When the data reference requirement related to the engine part is given from the external host device 20 during the power-saving mode, the controller part reads copy data VM' stored in the volatile memory of the controller part instead of reading data (an operation parameter VM) of the nonvolatile memory of the engine part, and notifies the host device.例文帳に追加

省電力モード中に外部のホスト装置２０からエンジン部に関するデータ参照要求があると、コントローラ部はエンジン部の不揮発性メモリのデータ（動作パラメータＶＭ）を読み出す代わりに、コントローラ部の揮発性メモリに記憶されているコピーデータＶＭ'を読み出してホスト装置に通知する。 - 特許庁

Alternatively, an interrupt controller is set to an interruption inhibition state as a first process of processes to restore the data of the main memory until the check point time, and the data of the main memory and the data of the register of the CPU are restored until the check point time, and the interrupt inhibition state of the interrupt controller is released.例文帳に追加

又は、チェックポイント時点までメインメモリのデータを回復させる処理の最初の処理として、割込コントローラを割り込み禁止状態に設定し、チェックポイント時点までメインメモリのデータ及びＣＰＵのレジスタのデータを回復させた後に、割込コントローラの割り込み禁止状態を解除する。 - 特許庁

When the train advances from a control region of the controller 100, the CPU 110 moves the train numbers in the first memory region 121 into a second memory region 122 to transmit the train number and current departure information to a display device 500 and a controller 200, respectively.例文帳に追加

列車が制御装置１００の制御領域から進出するとき、ＣＰＵ１１０は、第１メモリ領域１２１内の列車番号を第２メモリ領域１２２に移動させ、当該列車番号を表示装置５００に、現発情報を制御装置２００に、夫々送信する。 - 特許庁

In this data processing system, a bus arbitration circuit arbitrating a bus occupancy right between the CPU and the DMA controller in access to a memory periodically measures a bus load by the access to the memory from the CPU, and transmits bus load information to the DMA controller.例文帳に追加

メモリへのアクセスにおいてＣＰＵ又はＤＭＡ制御装置の間でバス占有権を調停するバス調停回路は、前記ＣＰＵからの前記メモリに対するアクセスによるバス負荷を定期的に計測してそのバス負荷情報を前記ＤＭＡ制御装置へ送信する。 - 特許庁

The storage controller uses the address conversion information to identify a physical address corresponding to a logical address designated by an I/O request from a higher-order apparatus, and transmits an I/O command having I/O destination information based on the identified physical address to a memory controller in a flash memory module.例文帳に追加

ストレージコントローラが、上位装置からのＩ／Ｏ要求が指定する論理アドレスに対応した物理アドレスを、上記アドレス変換情報を用いて特定し、特定された物理アドレスに基づくＩ／Ｏ先情報を有したＩ／Ｏコマンドを、フラッシュメモリモジュール内のメモリコントローラに送信する。 - 特許庁

The communication controller is equipped with a nonvolatile memory which stores a program and a work RAM and controls the transfer of signals between the controller and driving device, and a control network according to the system program read out of the nonvolatile memory to the work RAM in normal operation.例文帳に追加

通信制御装置は、プログラムを格納する不揮発性メモリと、作業用ＲＡＭを具備し、通常動作時には不揮発性メモリから作業用ＲＡＭに読み出されたシステムプログラムに従って、制御装置および駆動装置と制御用ネットワークとの間の信号の授受を制御する。 - 特許庁

The electronic apparatus may be equipped with at least one controller (2, 4, 8, 11) for accessing at least one nonvolatile data memory (14-17) and another controller 53 for controlling data transfer between at least one controller (2, 4, 8, 11) and the port (54, CN2).例文帳に追加

また、少なくとも１つの不揮発性データメモリ１４〜１７にアクセスする少なくとも１つのコントローラ２，４，８，１１と、これら少なくとも１つのコントローラ２，４，８，１１と前記ポート５４，ＣＮ２との間のデータ転送を管理するさらなるコントローラ５３とを備えてもよい。 - 特許庁

The JPEG data produced by the image converter 12 are transferred from the first memory 13 to the second memory 15 under control of the memory controller 14, and thereafter the data that have been stored in the second memory 15 are each arranged into a plurality of DV frames containing a plurality of DCT blocks by means of the video signal processor 16.例文帳に追加

画像変換手段１２により生成されたＪＰＥＧデータが、メモリコントローラ１４の制御の下、第１メモリ１３から第２メモリ１５に移され、その後ビデオ信号処理部１６により、第２メモリ１５に格納されているデータがそれぞれ複数のＤＣＴブロックを含む複数のＤＶフレームにアレンジされる。 - 特許庁

In a method and buffer device 100 for data stream transformation, a buffer memory 1 is configured into addressable locations for writing an input data stream therein, a label memory 2 is used for storing write and read label positions, and a buffer controller 3 is connected to the buffer memory 1 and the label memory 2.例文帳に追加

データストリーム変換のための方法及びバッファ装置１００において、バッファメモリ１には入力データストリームを書き込むためのアドレス指定可能位置が構成され、ラベルメモリ２は書き込みラベル位置及び読み取りラベル位置を記憶するために使用され、バッファコントローラ３はバッファメモリ１とラベルメモリ２とに接続される。 - 特許庁

In a printer controller 10, an interpreter 11 combines a plurality of image drawing commands having a width smaller than the memory word width to the advantage of accessing a drawing memory, i.e. a page memory 14, when print data sent from an external apparatus, i.e. a host PC5, is stored in an intermediate data memory 12.例文帳に追加

プリンタコントローラ（印刷制御装置）１０では、インタプリタ１１が、外部機器であるホストＰＣ５から送られてくる印刷データを中間データメモリ１２に保存する際に、描画メモリであるページメモリ１４のアクセスに有利になるように、メモリワード幅より幅が小さい複数のイメージ描画コマンドを結合する。 - 特許庁

A memory access controller 106 selects any one of the information latch address A104, the information latch enable E104 and the data latch data D105 and a computing element address A101, a computing element enable E101 and computing element data D101 outputted from a computing element 101 nd outputs a memory address A106, a memory enable E106 and memory data D106.例文帳に追加

メモリアクセスコントローラ１０６は、情報ラッチアドレスＡ１０４、情報ラッチイネーブルＥ１０４、データラッチデータＤ１０５と、演算器１０１出力の演算器アドレスＡ１０１、演算器イネーブルＥ１０１、演算器データＤ１０１のいずれかを選択して、メモリアドレスＡ１０６、メモリイネーブルＥ１０６、メモリデータＤ１０６に出力する。 - 特許庁

The inspection program 31 for the automatic vending machine is stored on a removable memory card 30; when the automatic vending machine is inspected, the memory card 30 is loaded in a memory card interface 14 of the controller 10 and the processing of a CPU 11 is shifted to the inspection program 31 recorded on the memory card 30.例文帳に追加

着脱自在なメモリカード３０に自動販売機の検査用プログラム３１を記憶させ、自動販売機の検査を行う際には該メモリカード３０を制御装置１０のメモリカードインタフェイス１４に装着し、ＣＰＵ１１の処理を該メモリカード３０に記録されている検査用プログラム３１に移行させる。 - 特許庁

This interleave controller using the nonvolatile ferroelectric memory can independently control interleave of each bank by utilizing the nonvolatile ferroelectric register with a single nonvolatile ferroelectric memory chip, a multi-bank nonvolatile ferroelectric memory chip or a multi-bank interleave nonvolatile ferroelectric memory chip.例文帳に追加

本発明の不揮発性強誘電体メモリを利用したインタリーブ制御装置は、単一不揮発性強誘電体メモリチップ、マルチバンク不揮発性強誘電体メモリチップ又はマルチバンクインタリーブ不揮発性強誘電体メモリチップで、不揮発性強誘電体レジスタを利用して各バンクのインタリーブを独立的に制御することができるようになる。 - 特許庁

The controller 101 has means for ensuring a memory area for receiving an instruction from an external device 127 in a specific address in the nonvolatile memory 110, and means for storing the specific address in the nonvolatile memory 110, and reads the instruction from the external device stored in the ensured memory area.例文帳に追加

コントローラ１０１は、不揮発性メモリ１１０内の特定アドレスに外部機器１２７からの命令を受け取るためのメモリ領域を確保する手段と、上記不揮発性メモリ１１０内の特定アドレスを記憶する手段とを有し、上記確保したメモリ領域に格納された外部機器からの命令を読出す。 - 特許庁

In the case a memory module is not mounted into the slot 15 being farther from a memory controller 121 but mounted only into the slot 13, there is a possibility that memory access can not be executed through a memory bus 4 in a normal way due to the influence involved in the reflection of a signal on the bus 4.例文帳に追加

メモリコントローラ１２１から見て遠方の拡張メモリスロット１５にメモリモジュールが実装されておらず、拡張メモリスロット１５にのみメモリモジュールが実装されている場合には、メモリバス４上の信号の反射による影響により、メモリバス４を介したメモリアクセスが正常に実行できなくなる危険がある。 - 特許庁

A memory controller controls an access to the memory unit, reads out the first cache line from a first memory module via the data bus and the first information bus and, by parallel operation, writes a pair of updated information bits of the second cache line which has been read out first into the second memory module via the second information bus.例文帳に追加

メモリコントローラは、メモリユニットへのアクセスを制御し、第１のメモリモジュールからデータバスおよび第１の情報バスを介して第１のキャッシュラインを読み出し、かつ、並列動作で、先に読み出された第２のキャッシュラインの一組の更新された情報ビットを第２の情報バスを介して第２のメモリモジュールに書き込む。 - 特許庁

A system control unit 11 stores the divided and compressed image data of the respective blocks separately in the plurality of memory areas by referring to the memory management table, and the DMA controller 24a saves the image data stored in those memory areas on an HDD 24 by using the memory management table as a descriptor table.例文帳に追加

システム制御部１１は、分割され圧縮された各ブロックの画像データをメモリ管理テーブルを参照して複数のメモリ領域に分けて格納し、ＤＭＡコントローラ２４ａはこれらのメモリ領域に格納された画像データを、メモリ管理テーブルをディスクリプタテーブルに使用してＨＤＤ２４に保存する。 - 特許庁

This access controller control unit access to a plurality of memory modules 106, 107, 108, 109 has: a decision means deciding an access situation to the plurality of memory modules; and an address setting change means changing address setting on a memory space corresponding to each memory module on the basis of a result of the decision.例文帳に追加

複数のメモリモジュール１０６，１０７，１０８，１０９に対するアクセスを制御するアクセス制御装置であって、複数のメモリモジュールへのアクセス状況を判定する判定手段と、判定の結果に基づいて各メモリモジュールに対応するメモリ空間上のアドレス設定を変更するアドレス設定変更手段とを有する。 - 特許庁

When allocating a memory to the pipeline 10, in the case where a free capacity of the memory is equal to or more than an optimal capacity that is a memory capacity achieving an optimal state that is a state where processing target data of the filters is held in the pipes during execution of processing, the memory controller 20 allocates the optimal capacity.例文帳に追加

メモリ・コントローラ２０は、パイプライン１０にメモリを割り当てる場合に、メモリの空き容量が、処理を実行中に各フィルタの処理対象であるデータがパイプに保持されている状態である最適状態を実現するメモリ容量である最適容量以上である場合は、最適容量を割り当てる。 - 特許庁

The PC card controller has a definition of pin arrangement for installing pins for detecting the insertion of the individual memory card while avoiding roles of the pins related to the plurality of different memory cards from being overlapped for each memory card so that the plurality of different memory cards are simultaneously operated.例文帳に追加

本発明の提供するＰＣカードコントローラは、異なる複数のメモリカードに係るピンの役割におけるメモリカード毎の重複を避け、且つ、個別のメモリカードの挿入を検出するピンを設置するための、ピン配置の定義を有し、よって、異なる複数のメモリカードを同時に動作させる、ＰＣカードコントローラである。 - 特許庁

This semiconductor memory 20 has: a memory part 21 having a physical access area 21A storing the boot code of the host system 4 and a logical access area 21B; and a memory controller 22 performing changeover processing between a read/write to the physical access area and a read/write to the logical access area.例文帳に追加

ホストシステム４のブートコードを記憶する物理アクセス領域２１Ａと、論理アクセス領域２１Ｂとを有するメモリ部２１と、物理アクセス領域に対するリードライトと、論理アクセス領域に対するリードライトとの切り替え処理を行うメモリコントローラ２２とを具備する。 - 特許庁

A data management apparatus of a flash memory includes a device driver which controls the operation of at least one or more flash memories, and a controller which transfers data stored in a defective block of one of the flash memories to a predetermined block of the flash memory if a defective block occurs in the flash memory.例文帳に追加

少なくとも一つ以上のフラッシュメモリに対する動作を制御するデバイスドライバと、所定のフラッシュメモリでエラーブロックが発生した場合、エラーブロックに位置したデータを該当フラッシュメモリの所定ブロックに移動させる制御部と、を含むフラッシュメモリのデータ管理装置。 - 特許庁

When data reproduced from a magneto-optical disk 1B are stored in a memory, the error correction memory controller discriminates whether it is data requiring error correction processing or not, when error correction is required, data are read out from the memory, and error correction processing is performed.例文帳に追加

エラー訂正メモリコントローラ６０Ｂは光磁気ディスク１Ｂから再生されたデータをメモリ１１に記憶するとき、誤り訂正処理が必要なデータか否かを判別し、誤り訂正が必要な場合、メモリ１１からデータを読み出し、誤り訂正処理を行なう。 - 特許庁

A system microcomputer 8 and a memory controller 9 reads memory contents stored in the memory circuit 6, performs a process for determining an appropriate frequency dividing ratio N by arithmetic processing, and controls a delay amount of the delay circuit 11 and the frequency dividing ratio N of the PLL circuit 7.例文帳に追加

システムマイコン８およびメモリコントローラ９は、メモリ回路６に記憶されたメモリ内容を読み込み、演算処理により適切な分周比Ｎを求めるための処理を行い、遅延回路１１の遅延量およびＰＬＬ回路７の分周比Ｎを制御する。 - 特許庁

A memory controller 5 supplies a driving signal to a power supply circuit 6 according to a control signal outputted from a CPU 3 so that the minimum number of buffers 6a-6d can be driven in an initial time, and the power supply circuit 6 supplies current to a memory module 1 so that the memory module 1 is driven.例文帳に追加

メモリコントローラ５はＣＰＵ３から出力される制御信号によって、電力供給回路６に駆動信号を供給し、初期時最小の数のバッファ６ａ〜６ｄを駆動し、メモリモジュール１に電流を供給してメモリモジュール１を駆動する。 - 特許庁

To provide a memory controller and a memory initialization method for re-executing an initialization sequence while the influence of a power source noise or the like is reduced even when the initialization sequence does not run normally when starting the power source of a memory, and for preventing system deadlock.例文帳に追加

メモリの電源立ち上げ時等において初期化シーケンスが正常動作しない場合でも、電源ノイズ等の影響の少ない状態での初期化シーケンスを再実行可能で、システムのデッドロックを防止する、メモリコントローラ及びメモリ初期化方法を提供する。 - 特許庁

To provide a memory controller and a memory control method that can reduce charge/discharge currents consumed in a period in which various commands are input into a semiconductor memory device and reduce power supply noise.例文帳に追加

半導体記憶装置に各種のコマンドが入力される期間中に消費される充放電電流を減少させることおよび電源ノイズの発生を減少させることを行うことが可能なメモリ制御装置およびメモリ制御方法を提供することである。 - 特許庁

To provide a memory controller and a memory control method for shortening the execution time of a storage operation in a storage medium even when a series of write data having relationship to specific write data are discontinuously temporarily stored in a cache memory.例文帳に追加

特定の書込データとの間に関連性を有する一連の書込データがキャッシュメモリに不連続に一時記憶された場合であっても、記憶媒体への記憶動作の実行時間を短縮させることが可能なメモリ制御装置及びメモリ制御方法を提供する。 - 特許庁

When a memory controller applies a refresh-instruction for refreshing an opened bank (10th stage), a semiconductor memory pre-charges the opened bank (15th stage), further the semiconductor memory refreshes the bank pre-charged in the (15th stage) (19th stage).例文帳に追加

メモリコントローラがオープンされたバンクをリフレッシュするためのリフレッシュ命令を印加すると（第１０段階）、半導体メモリ装置は、オープンされたバンクをプリチャージし（第１５段階）、さらに、半導体メモリ装置は、（第１５段階）でプリチャージされたバンクをリフレッシュする（第２９段階）。 - 特許庁

The print controller comprises means for loading a program on the flash memory to a DRAM, means for executing the program on the DRAM, means for writing font information, or the like, in the flash memory, means for detecting disconnection of power supply, and means for writing the program on the DRAM back to the flash memory.例文帳に追加

フラッシュメモリ上のプログラムをＤＲＡＭへロードする手段、ＤＲＡＭ上でプログラムを実行する手段、フォント情報等をフラッシュメモリに書き込む手段、電源の切断を検出する手段、ＤＲＡＭ上のプログラムをフラッシュメモリへ書き戻す手段などから構成される。 - 特許庁

During a memory access to a respective memory device, each of the multiple controller chips controls a different corresponding portion of the data bus to retrieve data from or store data to the memory device depending on whether the access is a read or write.例文帳に追加

各々の記憶装置へのメモリ・アクセス中に、複数のコントローラ・チップの各々は、データ・バスの異なる対応する部分を制御し、その結果、アクセスが読取りまたは書込みであるか否かに依存して、記憶装置からデータを読み取るか、または、記憶装置にデータを格納する。 - 特許庁

A power source control circuit part 4 detects a memory write instruction transmitted from a high-order controller and outputs a write instruction identification signal 31 and a memory control circuit part 3 outputs a write control signal 30 at the time of detecting the memory write instruction.例文帳に追加

電源制御回路部４は上位制御装置から送信されたメモリ書込み命令を検出して書込み命令識別信号３１を出力し、メモリ制御回路部３はメモリ書込み命令の検出時に書込み制御信号３０を出力する。 - 特許庁