「memory method」に関連した英語例文の一覧と使い方(206ページ目) - Weblio英語例文検索

The memory management method of the mobile terminal comprises a process for monitoring an amount used by at least one resource by using a real time monitoring program of a daemon function and a process for performing the memory organization when the kind of the resource which has been monitored and its amount of use satisfy conditions of executing the memory organization.例文帳に追加

本発明が提供する携帯端末機のメモリ管理方法は、デーモン機能のリアルタイム監視プログラムを利用して少なくとも１つのリソースの使用量を監視する過程と、前記監視したリソースの種類及びその使用量がメモリ整理の実行条件を満足する場合、メモリ整理を行う過程とを含む。 - 特許庁

To provide a storage medium writer and a control method of the storage medium writer by which a user can extract a memory card if a natural and comprehensive operation is executed and safely extract the memory card when he/she desires to extract the memory card from a storage medium reading/writing means.例文帳に追加

ユーザがメモリカードを記憶媒体読み書き手段から抜きたいと思ったときに、自然で分かりやすい操作を実行すれば、メモリカードを抜くことができ、しかも、安全にメモリカードを抜くことができる記憶媒体書込装置および記憶媒体書込装置の制御方法を提供することを目的とするものである。 - 特許庁

To provide a method and a system to accelerate address conversion from a virtual address to a physical address by mapping a virtual memory area by a large page according to a use situation of a virtual memory and individually processing a physical page corresponding to a virtual page needing individual coping inside the virtual memory area mapped to the large page.例文帳に追加

仮想メモリの利用状況に応じて仮想メモリ領域をラージページでマップして、ラージページにマップした仮想メモリ領域内で個別対応が必要な仮想ページに対応する物理ページを個別に処理することで、仮想アドレスから物理アドレスへのアドレス変換を高速化する方法及びシステムを提供する。 - 特許庁

The use efficiency of the memory is increased by a method of securing a plurality of packet buffers, conventionally prepared on the memory with the maximum size of packet, on the memory as one large continuous area (reception area), and disposing packet data received by a network device continuously in the reception area.例文帳に追加

従来パケットの最大サイズの大きさで複数枚分メモリ上に用意されていたパケットバッファを連続的なひとつの大きな領域（受信エリア）としてメモリ上に確保し、ネットワークデバイスが受信したパケットデータを連続的に前記受信エリアに配置する方法によって、メモリの利用効率を高めた。 - 特許庁

To provide a new state detection method of a flash memory by which natural writing accuracy of the flash memory can be individually estimated to contribute to its quality control in a manufacturer shipment step and the whole writing accuracy of the flash memory and secular change (degradation) of a stored value can be known in a user usage step.例文帳に追加

工場出荷段階において、個別にその生来的書込み精度を推定しその品質管理に資することができるとともに、ユーザによる使用段階においては、当該フラッシュメモリの総体的な書込み精度や記憶値の経年変化（劣化）を知ることのできる、フラッシュメモリの新たな状態検出方法の提供。 - 特許庁

To provide an information processor capable of saving guarantee data in a nonvolatile memory, when one control means writes data in the nonvolatile memory in an unintended power shutdown, even if another control means performs processing to the nonvolatile memory, and to provide a data management method in the information processor.例文帳に追加

意図しない電源遮断時に、一の制御手段がデータを不揮発性メモリーに書き込む際に、他の制御手段が不揮発性メモリーに対する処理中であっても、保証データを不揮発性メモリーに保存することができる情報処理装置及情報処理装置におけるデータ管理方法を提供する。 - 特許庁

In this memory mapping method, by which an address is accessed by using two memories as if the access is carried out by a single memory, an address value is changed by reversing a part of bits of the address for one memory, data within different areas such as a block access 1 and a line access 2 can be designated to the same address.例文帳に追加

メモリを２つ用いて１つのメモリに対するようにアドレスにアクセスしてメモリを使用するメモリマッピング方法において、片方のメモリにはアドレスの一部のビットを反転させることによりアドレス値を変化させて、ブロックアクセス１又はラインアクセス２のように同一アドレスに対して異なる範囲のデータを指定可能とする。 - 特許庁

The manufacturing method of the semiconductor device includes steps (S31, S50) to determine a condition of the reliability test to be applied to semiconductor chips (2, 2a-2d) based on a substitution rate which shows percentage of normal memory cells substituted by redundant memory cells to all normal memory cells provided in the semiconductor chips (2, 2a-2d).例文帳に追加

半導体装置の製造方法は、半導体チップ（２、２ａ〜２ｄ）が有する全ての通常メモリセルに対する冗長メモリセルで置換された通常メモリセルの割合を示す置換率の高低に基づいて前記半導体チップに対して行うべき信頼性試験の条件を決定するステップ（Ｓ３１、Ｓ５０）を具備する。 - 特許庁

In a method for controlling a non-volatile semiconductor memory, program pulses P1, P2,...Pn whose magnitude of voltage is gradually increased are inputted to the control terminal of a memory cell, the total of pulse width tpp of the program pulses Pn at the maximum voltage is made half the time tpgm required for programming a memory cell by using only the maximum voltage (-Vgend).例文帳に追加

この不揮発性半導体メモリの制御方法は、漸次電圧の大きさが増加する複数のプログラムパルスＰ_1,Ｐ_2,…Ｐｎをメモリセルの制御端子に入力し、最大電圧時のプログラムパルスＰｎのパルス幅ｔppの合計を、その最大電圧(−Ｖｇend)のみでメモリセルをプログラムするのに必要な時間ｔpgmの２分の１にする。 - 特許庁

To provide a motion detecting method capable of reducing the capacity of a high-speed memory and the amount of accessing a frame memory, reducing the capacity of an intermediate result storing memory, eliminating the necessity of doubly reading reference pixel data for one coded block, and exhibiting effects regardless of the size of a motion vector searching range.例文帳に追加

高速メモリの容量を削減できてフレームメモリに対するアクセス量を低減することができるうえに、中間結果保存メモリの容量が小さくて、１符号化ブロックに対する参照画素データを重複して読みだす必要がなく、動きベクトル検索範囲の広さに関わらず効果がある動き検出方法を提供する。 - 特許庁

An error block management method for a flash disk device comprising a flash memory and a controller for the flash memory has the steps of recording information about logical sectors 23 with errors in an error management table 17 in the controller, and referring to the error management table 17 when the flash memory is accessed.例文帳に追加

フラッシュメモリと該フラッシュメモリのコントローラとから成るフラッシュディスク装置のエラーブロック管理方法であって、エラーが発生した論理セクタ２３の情報を前記コントローラに設けられたエラー管理テーブル１７に記録するステップと、前記フラッシュメモリへアクセスする際に前記エラー管理テーブル１７を参照するステップとを有する。 - 特許庁

The method and the device are provided, in the multi-processor system including the plurality of processors operatively connected to a main memory 106, and correlated respectively with a local memory; and at least one main processor 102E capable of controlling access to data in the main memory 106 and data in the processors.例文帳に追加

メインメモリ１０６に動作可能に接続されるとともに、それぞれがローカルメモリに関連付けられた複数のプロセッサと、プロセッサによる、メインメモリ１０６内のデータおよびプロセッサ内のデータに対するアクセスを制御可能な少なくとも一つのメインプロセッサ１０２Ｅと、を含むマルチプロセッサシステムにおける方法および装置を提供する。 - 特許庁

In this data storage method for the ferroelectric storage device, the program cycle or the read cycle is executed to a plurality of selection memory cells selected from a plurality of memory cells, and each of the program cycle and the read cycle includes a data '0' writing period and a data '1' writing period to the plurality of selection memory cells.例文帳に追加

複数のメモリセルの中から選択された複数の選択メモリセルに対してプログラムサイクル又はリードサイクルを実施し、かつ、プログラムサイクル及びリードサイクルの各々が、複数の選択メモリセルに対する“０”データ書き込み期間及び“１”データの書き込み期間を含む強誘電体記憶装置のデータ記憶方法である。 - 特許庁

To provide a manufacturing method of a SONOS memory element capable of manufacturing a memory element of SONOS form, capable of intentionally adjusting the distributions of electrons and holes generated at the time of programming and erasing, and at the same time, having a stable 2-bit characteristic even in a short memory gate length of no more than 0.10 μm by reducing a short channel phenomenon.例文帳に追加

プログラム及び消去時に生成される電子及びホールの分布を意図的に調節でき、同時に短チャンネル現象を減らせて、０．１０μｍ以下のメモリゲート長でも安定した２ビット特性を有するＳＯＮＯＳ形態のメモリ素子を製造できるＳＯＮＯＳメモリ素子製造方法を提供する。 - 特許庁

The method includes applying a constant current through the memory cell string, measuring a first voltage across the memory cell string, applying a sense current across the MRAM cell, measuring a second voltage across the memory cell string, and determining whether the first voltage differs from the second voltage.例文帳に追加

この方法は、メモリセルストリングに定電流を加えるステップと、メモリセルストリング両端の第１の電圧を測定するステップと、ＭＲＡＭセルを通る線にセンス電流を加えるステップと、メモリセルストリング両端の第２の電圧を測定するステップと、第１の電圧が第２の電圧と異なるか否かを判定するステップとを含む。 - 特許庁

The CPU 20 reads out time information for specifying the time related to each image from the memory card 70 for all images stored on the memory card 70, and determines a grouping method for all images stored on the memory card 70 depending on the distribution of the number of images for the time information thus read out.例文帳に追加

ＣＰＵ２０は、メモリカード７０に蓄積された画像の全部の画像について各画像に関係する時間を特定するための時間情報をメモリカード７０から読出し、読み出した時間情報に対する画像数の分布に応じて、メモリカード７０に蓄積された画像の全部の画像についてグループ分けの方法を決定する。 - 特許庁

The technique maintains compatibility with a static random access memory (SRAM) having a wide byte and a flash memory having a fixed input output byte by selectively activating the byte of data being inputted and outputted and changes a program using the nonvolatile ferroelectric register in a software type method.例文帳に追加

このような本発明は、入出力されるデータのバイトを選択的に活性化させワーイドバイトを有するＳＲＡＭ（Static Random Access Memory）、及び固定された入出力バイトを有するフラッシュメモリとの互換性を維持することができ、不揮発性強誘電体レジスタを利用してソフトウェア的な方法でプログラムを変更することができるようにする。 - 特許庁

In the data writing method of the semiconductor memory device having writing sequence in which writing to each target threshold level constituting multi-value data is performed for a plurality of memory cells selected simultaneously, in the writing sequence, write control is performed so that the writing is finished in the order of memory cells whose target threshold levels are high.例文帳に追加

同時に選択される複数のメモリセルに対して多値データを構成する各目標しきい値レベルへの書き込みを行う書き込みシーケンスを有する半導体記憶装置のデータ書き込み方法において、書き込みシーケンスは、目標しきい値レベルの高いメモリセルの順に書き込みが終了するように、書き込み制御を行う。 - 特許庁

Also, a method of scanning the nonvolatile memory device for the bad blocks can be provided by sequentially scanning blocks in the nonvolatile memory device for data indicating that a respective block is a bad block starting at a starting block address that is above a lowermost block address of the nonvolatile memory device.例文帳に追加

また、不良ブロックに対する不揮発性メモリ装置のスキャニング方法は、各ブロックが不揮発性メモリ装置の最も低いブロックアドレス上にある開始ブロックアドレスで始まる不良ブロックであるということを表すデータに対する前記不揮発性メモリ装置のブロックを順次スキャニングすることによって提供することができる。 - 特許庁

In the selective erasing method for the flash memory, when the threshold voltage of the memory cell which is connected to an arbitrary word line being erased is lower than a prescribed erasing threshold voltage, no further erasing for the memory cell connected to the word line is performed and the erasing is conducted only for the remaining cells.例文帳に追加

本発明のフラッシュメモリのための選択的消去方法は、消去された任意のワードラインに連結されたメモリセルのスレッショルド電圧が所定の消去スレッショルド電圧より低ければ、当該ワードラインに連結されたメモリセルに対する消去は、それ以上遂行せず、残りのセルに対してのみ消去を遂行する。 - 特許庁

To provide a memory information destruction detector and a memory information destruction detecting method, capable of detecting unauthorized writing, when the unauthorized writing is performed and uniquely discriminating a processing component by which a processing to an applicable memory is performed, when the unauthorized writing is detected.例文帳に追加

本発明は、不正書き込みを行った時点で不正書き込みを検出でき、不正書き込みを検出した際に該当するメモリに対する処理を行っていた処理コンポーネントを一意に判別できるようになるメモリ情報破壊検出装置及びメモリ情報破壊検出方法を提供することを課題とする。 - 特許庁

The method of providing block state information in a semiconductor memory device including a flash memory comprises storing block state information on the bad block of the flash memory and on the alternate block for replacing the bad block, and providing the block state information to a user when a specific command is inputted.例文帳に追加

フラッシュメモリを具備する半導体メモリ装置におけるブロック状態情報提供方法において、前記フラッシュメモリの不良ブロックとこれを代替するための代替ブロックに対するブロック状態情報を記憶し、特定コマンドが入力されたときに前記ブロック状態情報を使用者に提供する。 - 特許庁

This method for programming the phase change memory device comprises a process of measuring the resistance value of a phase change substance during programming of the phase change memory device and adjusting the current to be supplied to the phase change substance in the phase change memory device in response to the measured resistance value.例文帳に追加

相変化メモリ装置をプログラミングする方法において、相変化メモリ装置のプログラミング中に相変化物質の抵抗値を測定し、測定された抵抗値に応答して、相変化メモリ装置の相変化物質に供給する電流の大きさを調節する工程を含む相変化メモリ装置のプログラミング方法である。 - 特許庁

In this method and device for reducing the average access time to the nonvolatile memory in the read-out phase, the read-out phase is generated from a matrix array 2 in a memory cell having a related logic for recognizing an access address to the memory both in a page mode and a burst mode.例文帳に追加

本発明は、読出しフェーズにおける不揮発性メモリの平均アクセス時間を減少させるための方法と装置に関し、ページ・モードまたはバースト・モードのどちらにおいても、メモリへのアクセス・アドレスを認識するためのロジックが関連付けされたメモリ・セルのマトリックス・アレイ２から、読出しフェーズが発生するものである。 - 特許庁

A method for manufacturing the semiconductor integrated circuit device comprises steps of uniformly depositing an amorphous silicon film on a substrate in which a memory cell region and an element region are formed, patterning the amorphous silicon film on the memory cell region while the amorphous silicon film remains coating on the element region on the substrate, and forming a laminated gate electrode or a single layer gate of the flash memory unit.例文帳に追加

メモリセル領域と素子領域とを画成された基板上にアモルファスシリコン膜を一様に堆積し、さらに基板上の素子領域を前記アモルファスシリコン膜で覆ったまま、メモリセル領域において前記アモルファスシリコン膜をパターニングし、フラッシュメモリ装置の積層ゲート電極あるいは単層ゲートを形成する。 - 特許庁

To provide a self alignment method wherein a semiconductor memory array of floating gate memory cells is formed on a semiconductor substrate which has a plurality of insulting regions which are arranged being isolated and has active regions which are arranged on the substrate in parallel practically with each other in a row direction.例文帳に追加

隔置された複数の絶縁区域及び基板上に設けられる行方向で実質的に互いに平行な能動区域を有する、半導体基板に浮動ゲートメモリセルの半導体メモリアレイを形成する自己整列方法。 - 特許庁

To provide an image processing device and its parameter processing method, capable of automatically processing an optimal or similar job memory based on a job parameter to be set by a user or paper quality in a tray in a parameter setting type job memory.例文帳に追加

パラメータ設定型のジョブメモリにおいて、ユーザが設定するジョブパラメータ若しくはトレイの紙質を元に最適または類似のジョブメモリを自動的に処理することが可能な画像処理装置およびそのパラメータ処理方法を提供する。 - 特許庁

To provide a method for controlling a shape-memory alloy actuator capable of contributing to achieve highly accurate drive control, etc according to characteristics of the shape-memory alloy actuator that is simple and low-cost, and is actually used.例文帳に追加

簡単かつ低コストでありながら、実際に使用している形状記憶合金アクチュエータの特性に応じた高精度な駆動制御等の実現に貢献することができる形状記憶合金アクチュエータの制御方法を提供する。 - 特許庁

To provide a ferroelectric memory characteristic changing method capable of imprinting in a time shorter than a conventional imprinting time and supplementing the reduction of a polarizing amount due to relaxation effect to improve reading characteristics, in a ferroelectric memory.例文帳に追加

本発明は、強誘電体メモリについて、従来よりも短時間でインプリントを行い、リラクゼーション効果による分極量の減少を補い、読出特性を向上出来る強誘電体メモリ特性変更方法を提供する。 - 特許庁

To provide a display apparatus with low power consumption and a method of driving the apparatus by which an image signal memory can be refreshed and an image can be updated without inducing flicker in a display apparatus employing a memory built-in pixel system with a single channel transistor configuration.例文帳に追加

単チャネルトランジスタ構成のメモリ内蔵画素方式の表示装置において、フリッカを起こさずに、画像信号メモリのリフレッシュと画像の更新を行うことができ、低消費電力の表示装置及びその駆動方法 - 特許庁

A memory input control part 30 assigns a memory region storing a plurality of the pixel components composing the image data of the second format in response to a selected encoding method to be collectively stored in each of the plurality of the pixel components.例文帳に追加

メモリ入力制御部３０は、選択された符号化方式に応じて、第２のフォーマットの画像データを構成する複数の画素成分を格納するメモリ領域を割り当て、複数の画素成分ごとにまとめて格納する。 - 特許庁

To provide a multipage reading method for a NAND type flash memory device having a multiplane structure which can simultaneously read a cell connected to an even bit line and a memory cell connected to an odd bit line in one page.例文帳に追加

一つのページ内のイブンビットラインに接続されたセルとオッドビットラインに連結されたメモリセルとを同時に読み出しすることが可能な、マルチプレーン構造を有するＮＡＮＤ型フラッシュメモリ装置のマルチページ読み出し方法の提供。 - 特許庁

To provide an information processor capable of reducing the capacity of a random writing and reading memory required for executing a program on a read only memory by using a virtual storage function; and to provide a file management method.例文帳に追加

読み出し専用メモリ上のプログラムを仮想記憶機能を用いて実行するために必要な随時書き込み読み出しメモリの容量を削減できる情報処理装置及びファイル管理方法を提供することを目的とする。 - 特許庁

To provide data transfer method and system capable of efficiently transferring data stored in a redundant memory means to the other memory means while securing the throughput of communication service based on control data processing for normal communication.例文帳に追加

通常の通信用の制御データ処理による通信サービスの処理量を確保しつつ、冗長化された１つのメモリ手段内のデータを他のメモリ手段に効率良く転送するデータ転送方法およびシステムを提供する。 - 特許庁

In the rewrite limiting method of the electrically erasable nonvolatile memory, signals inhibiting the rewriting in the area when the number of rewriting times reaches a predetermined value are outputted to the respective areas of the nonvolatile memory.例文帳に追加

電気的に消去可能な不揮発性メモリの書換え制限方法において、不揮発性メモリの各領域に対して、書換え回数が所定値に達すると当該領域の書換えを禁止する信号を出力するように構成する。 - 特許庁

To provide a memory management method, and a memory management device capable of properly carrying out error correction by specifying a loss position even when there is a block in a ring buffer wherein sequential data is not stored and missing.例文帳に追加

リングバッファに順次データが格納されず欠落したブロックが生じた場合であっても、消失位置を特定して誤り訂正を正しく行うことを可能にするメモリ管理方法、及びメモリ管理装置を提供することを目的とする。 - 特許庁

To provide a method and a device for maintaining data integrity in a flash-memory microcomputer so as to enable control even if such a data defect as disappearance occurs in a program stored in a flash memory in the microcomputer.例文帳に追加

本発明は、マイクロコンピュータ内のフラッシュメモリに記憶させたプログラムに消滅等のデータ異常が発生した場合であっても、制御を可能にするためのフラッシュメモリマイクロコンピュータのデータ保全方法および保全装置に関するものである。 - 特許庁

Thus, it is possible to more quickly update and record the address management information AT in a flash memory 104 than a conventional method for updating and recording the physical address of the address management information AT on the flash memory in terms of address management.例文帳に追加

この方法により、従来のようにアドレス管理上ＡＴの物理アドレスをフラッシュメモリ上で更新記録する方法よりも高速に、アドレス管理情報ＡＴをフラッシュメモリ１０４内に再配置的に更新記録できる。 - 特許庁

To provide a method and a data recorder that allows users to check the remaining capacity of a flash memory without attending at installed sites before the remaining capacity of the flash memory becomes insufficient.例文帳に追加

フラッシュメモリカードのメモリ残容量が不足することがなく、また、ユーザーが、データ記録装置が設置された場所に行かなくても、フラッシュメモリカードのメモリ残容量を確認することができるデータ記録装置および方法を提供する。 - 特許庁

A capacity of display data memory 1006 is arranged so as to be divided in two, and an addressing method of the display data memory 1006 is switched between the high gradations by dual scanning and low gradations by single scanning by a change-over circuit 1010.例文帳に追加

表示データメモリ１００６の容量を２分割できるようにしておき、デュアルスキャンでの多階調とシングルスキャンでの低階調の場合で、該表示データメモリ１００６のアドレス方法を切換え回路１０１０によって切り換える。 - 特許庁

When a total size of data which is being transmitted is known and the size of data is larger than that of a cache memory, each transmitting data is compressed by a compression method, whereby the size of data is received in the cache memory.例文帳に追加

伝送されているデータの総サイズを知り、データのサイズがキャッシュメモリのサイズよりも大きい場合には、伝送されているデータごとに適した圧縮法で圧縮をかけることにより、データのサイズをキャッシュメモリに収まるようにする。 - 特許庁

To provide a semiconductor memory and its test method in which a CBR refresh-test by an input of a CBR command having the same number as that of redundant word lines can be performed being same as a normal memory cell and reliability of the redundant word lines can be secured.例文帳に追加

通常のメモリセルと同様に、冗長ワード線の本数分のCBRコマンドの入力によるCBRリフレッシュテストが行え、冗長ワード線の信頼性を確保できる半導体記憶装置及びその試験方法を提供する。 - 特許庁

The forming method is conducted in such a manner that the forming operation of the resistance change memory equipped with a memory cell 1 composed of a resistance change element 2 in which a metal oxide film is interposed between conductive films and a cell selection transistor 3 is performed in a state of being heated at 80 to 200°C.例文帳に追加

金属酸化膜を導電膜で挟み込んだ抵抗変化素子２とセル選択トランジスタ３からなるメモリセル１を備えた抵抗変化メモリのフォーミング動作を８０〜２００℃に加熱した状態で行う。 - 特許庁

To provide an image processor, an image processing method, an image processing program, and a recording medium expanding and outputting the compressed data of a memory after input image data is compressed in a variable length once and stored in the memory.例文帳に追加

本発明は、入力画像データを一旦可変長圧縮してメモリに保管した後に該メモリの圧縮データを伸長して出力する画像処理装置、画像処理方法、画像処理プログラム及び記録媒体に関する。 - 特許庁

To detect an object that is not executed, even with a pointer being present among objects occupying areas on memory, regarding a method of detecting memory leaks which includes detecting of objects left unused, and so on.例文帳に追加

メモリ上に領域を占有するオブジェクトのうちの、使用されないまま残存するオブジェクトを検出するメモリリーク検出方法等に関し、ポインタが存在するにもかかわらず実行されないオブジェクトを低負荷で検出する。 - 特許庁