「memory-access」に関連した英語例文の一覧と使い方(96ページ目) - Weblio英語例文検索

A vector instruction issuing part sorts a plurality of elements comprising the vector data to an element group and controls to start the tranferring the element group with all element out of the plurality of element groups read from the main memory by the memory access control part from the load buffer to the vector processing part.例文帳に追加

ベクトル命令発行部は、ベクトルデータを構成する複数の要素を複数の要素群に分け、複数の要素群のうちで全ての要素がメモリアクセス制御部によりメインメモリから読み出された要素群に対して、ロードバッファからベクトル処理部への転送を開始するように制御する。 - 特許庁

In this address conversion device configured to convert a physical address to be provided from a CPU into the physical address of the main memory of the CPU by a conversion table, an exclusive entry for exclusively performing access to a specific area in the data area of the main memory is fixed and arranged to the conversion table.例文帳に追加

ＣＰＵから提供される論理アドレスを、変換テーブルにより前記ＣＰＵの主メモリの物理アドレスに変換するアドレス変換装置において、 前記主メモリのデータ領域内の特定領域に専用にアクセスするための専用エントリーを前記変換テーブルに固定配置する。 - 特許庁

Second access memory means MA2, MA3-1, MA3-2 operate independently of the arithmetic processing means 6, 7, acquire the tables 14, 15, 16 from the memory 8 through the bus abreast of image processing of the arithmetic processing means, and supplies the tables to the arithmetic processing means 6, 7 without through the bus.例文帳に追加

第２のメモリアクセス手段ＭＡ２，ＭＡ３−１，ＭＡ３−２は、演算処理手段６，７とは独立に動作し演算処理手段６，７の画像処理と並行して、バスを介してメモリ８からテーブル１４，１５，１６を取得しバスを介さずに演算処理手段６，７に供給する。 - 特許庁

A sub CPU 82 displays a guide menu screen on the screen of a liquid crystal display 22, and displays the game records stored in a memory region for game record data of a RAM 84 or a random access memory on the screen of the liquid crystal display 22 if there is a request to display the game records.例文帳に追加

サブＣＰＵ８２は、液晶表示装置２２の画面にガイドメニュー画面を表示しており、遊技履歴表示要求があると、その時ＲＡＭ８４の遊技履歴データ記憶領域に記憶されている遊技履歴を液晶表示装置２２の画面に表示する。 - 特許庁

The image processing apparatus includes an image reading part 201, an electronic sorter part 203, a printer part 204, and a CPU circuit part 205, and the CPU circuit part 205 is composed of a central processing unit (CPU) 206, a read only memory (ROM) 207, a random access memory (RAM) 208 and the like.例文帳に追加

画像処理装置は、画像読取部２０１と、電子ソータ部２０３と、プリンタ部２０４と、ＣＰＵ回路部２０５とを備え、ＣＰＵ回路部２０５は、中央演算処理装置（ＣＰＵ）２０６、読み出し専用メモリ（ＲＯＭ）２０７及び読み出し書き込みメモリ（ＲＡＭ）２０８等により構成される。 - 特許庁

To provide an image processor for suppressing the increase of a memory load and the increase of the traffic of memory access, and for highly precisely detecting a face region even when it takes a lot of time to detect the face region with respect to a figure moving within a photographic image in continuous frame processing.例文帳に追加

連続フレーム処理において撮影画像内で移動する人物について顔領域検出の処理に時間がかかっても、メモリ負荷の増大、メモリアクセスのトラフィックの増加を抑制し、顔領域の検出を高精度に行うことができる画像処理装置を提供する。 - 特許庁

When one macro block consists of 16×16 pixels (bytes) and macro blocks are stored in a frame memory consisting of a DRAM(dynamic random access memory) or the like, addresses are successively assigned in the ascending order, for example, addresses 0000 to 0255 are assigned to a first macro block and addresses 0256 to 0512 are assigned to a second macro block.例文帳に追加

１マクロブロックが１６×１６ピクセル（byte）で構成され、そのマクロブロックをDRAMなどから構成されるフレームメモリに記憶させる際、第１マクロブロックは、アドレス００００乃至０２５５に、第２マクロブロックは、アドレス０２５６乃至０５１２といったふうに、順次、昇順にアドレスが割り振られ、記憶されていく。 - 特許庁

First memory access means MA1-1, MA1-2 operate independently of the arithmetic processing means 6, 7, acquire image data from a memory 8 through a bus abreast of image processing of the arithmetic processing means 6, 7, and supplies the image data to the arithmetic processing means 6, 7 without through the bus.例文帳に追加

第１のメモリアクセス手段ＭＡ１−１，ＭＡ１−２は、演算処理手段６，７とは独立に動作し演算処理手段６，７の画像処理と並行して、バスを介してメモリ８から画像データを取得しバスを介さずに演算処理手段６，７に供給する。 - 特許庁

When the attachment detection part 58 determines that the USB memory device 30 is attached to the attachment part 43, the cassette control part 55 inputs a release password to the USB memory device 30 by controlling the USB controller 60 and releases access lock of the data storage area 32b.例文帳に追加

装着検出部５８によってＵＳＢメモリデバイス３０が装着部４３に装着されていることが検出されたとき、カセッテ制御部５５は、ＵＳＢコントローラ６０を制御して解除パスワードをＵＳＢメモリデバイス３０に入力し、データ記憶領域３２ｂのアクセスロックを解除する。 - 特許庁

When it is decided that the instruction code is a memory access instruction to check a frame region by the decoder 1, and the memory address to be accessed by the instruction code is within a frame region set by a frame region table 3, a hit signal generating circuit 2 generates and outputs a hit signal.例文帳に追加

ヒット信号生成回路２は、デコーダ１によって当該命令コードがフレーム領域をチェックするメモリアクセス命令であると判定され、かつ当該命令コードによってアクセスされるメモリアドレスがフレーム領域テーブル３に設定されるフレーム領域内であれば、ヒット信号を生成して出力する。 - 特許庁

A magnetic random access memory includes a plurality of hard masks 410; a plurality of magnetic memory elements 100 formed each by using a corresponding hard mask in the plurality of hard masks; and at least one of conductor 430a or 430b formed near the hard mask 410.例文帳に追加

複数のハードマスク（４１０）と、前記複数のハードマスクのうちの対応する１つを使用してそれぞれ形成された複数の磁気メモリ素子（１００）と、前記ハードマスク（４１０）の近くに形成された少なくとも１つの導体（４３０ａ及び４３０ｂ）とを含む、磁気ランダムアクセスメモリ。 - 特許庁

The memory controller 110 comprises a counter 120 counting the prescribed period after detection of an idle state, and self-refresh shift instructing circuits 130, 140 preforming processing required for instructing shifting to a self-refresh state for the dynamic random access memory after the counter 120 counts the period.例文帳に追加

前記メモリコントローラ１１０は、アイドル状態を検出したあと、所定期間をカウントするカウンタ１２０と、前記カウンタ１２０が前記期間をカウント後に、ダイナミックランダムアクセスメモリに対しセルフリフレッシュ状態への移行を指示するために必要な処理を行うセルフリフレッシュ移行指示回路１３０，１４０と含む。 - 特許庁

In a first test mode, an ordinary scanning test is conducted, and in a second test mode, the BIST signal is outputted in parallel from the parallel access memory BIST circuit 3, a sector 4 selects the BIST signal to output to the input side scanning FF group 9A, which conducts the test of the memory block 10.例文帳に追加

第１のテストモードでは通常のスキャンテストが行われ、第２のテストモードでは、パラレルアクセスメモリＢＩＳＴ回路３からＢＩＳＴ信号がパラレルに出力され、セレクタ４がこのＢＩＳＴ信号を選択し、入力側スキャンＦＦ群９Ａに出力し、メモリブロック１０のテストを実行する。 - 特許庁

Equalizing the clock timing for reading data having been written in the memory in the failure detection mode with the clock timing for reading data having been bypassed to the flip-flop in the pseudo memory access mode can realize output of the same signal with the same timing, and thereby achieve commonality of test patterns.例文帳に追加

故障検出モードでメモリに書き込んだデータを読み出すクロックのタイミングと、擬似メモリアクセスモードでフリップフロップに迂回させたデータを読み出すクロックのタイミングを等しくすることにより、同じタイミングの同一の信号を出力することが可能になり、テストパターンを共通化することが可能になる。 - 特許庁

Thus, delay of response time is reduced through a write system for the unit of a page and delay write, the number of times of write access to the nonvolatile memory and the space of the nonvolatile memory is uniformly used to prevent a service life of a data storage device from being shortened.例文帳に追加

よって、ページ単位の書込み方式及び遅延書込みを通じて応答時間の遅延を低減できると共に、不揮発性メモリへの書込みアクセスの回数を減らして不揮発性メモリの空間を均一に使用することによりデータ貯蔵装置の寿命の短縮を防止できる。 - 特許庁

The memory device includes: a memory cell MC to connect a variable cell resistor Rcell and an access transistor AT in series between a plate line PL and a bit line BL; a drive controller; a sense latch circuit 71; and a verify pass latch 74 for an inhibit control and transfer gate circuits TG1.例文帳に追加

可変セル抵抗ＲcellとアクセストランジスタＡＴをプレート線ＰＬとビット線ＢＬとの間に直列接続させているメモリセルＭＣと、駆動制御部と、センスラッチ回路７１と、インヒビット制御のためのヴェリファイパスラッチ７４およびトランスファゲート回路ＴＧ１と、を有する。 - 特許庁

The interleaving access includes a clock signal having a first cycle and a second cycle for accessing the first and second memory cells respectively, wherein the second cycle enables the first local control circuit to trigger a first transition of a first read column select signal RSSL for accessing the first memory cell.例文帳に追加

インターリービングアクセスは、第一周期と第二周期を有するクロック信号を含み、それぞれ第一及び第二メモリセルにアクセスし、第二周期は、第一ローカル制御回路を有効にして、第一メモリセルにアクセスする第一読み取りカラム選択信号RSSLの第一遷移をトリガーすることを可能にする。 - 特許庁

On the other hand, when a power saving mode is instructed, access processing to all of the memory banks 5-0 to 5-3 is prohibited between the time when any of the plurality of memory banks 5-0 to 5-3 is started and the time when the bank busy time passes.例文帳に追加

これに対して、省電力モードが指示されている場合は、複数のメモリバンク５−０〜５−３の内の何れか１つのメモリバンクに対するアクセス処理が開始されてから上記バンクビジー時間が経過するまでの間、全てのメモリバンク５−０〜５−３に対するアクセス処理を禁止する。 - 特許庁

Address data for controlling access is set by a group of registers 14-17 of an I/F block 13 inside a processor to write plotting data of an entire page by repeatedly accessing a band memory 18 having a memory area of data of a 1/N page with shifting an address by every 1/N.例文帳に追加

１／Ｎページ分のデータのメモリ領域を持つバンドメモリ１８に１／ＮづつアドレスをシフトさせながらＮ回のアクセスを繰り返すことでページ全体の描画データを書き込むためにアクセス制御用のアドレスデータがプロセッサ４１内部のＩ／Ｆブロック１３のレジスタ群１４〜１７により設定される。 - 特許庁

The memory controller can interface with the outside according to a prescribed protocol and the memory controller detects/corrects errors of the stored information periodically or at a timing of power supply or the like separately from reading the stored information to the outside according to an access request from the outside.例文帳に追加

メモリコントローラは、所定のプロトコルに従って外部とインタフェース可能であり、メモリコントローラは、外部からのアクセス要求に従って記憶情報を外部に読み出すのとは別に、定期的に或は電源投入時などのタイミングで、記憶情報のエラー検出・訂正を行う。 - 特許庁

In the integrated device 1, a data processor 2 and memory macros 3-0 to 3-3 are laid out such that memory addresses and power consumption have a correlation, and data large in access frequency are placed in (near) an area of small power consumption to achieve low power consumption.例文帳に追加

集積装置１においては、データ処理装置２とメモリマクロ３−０〜３−３が、メモリアドレスと消費電力が相関関係を持つようにレイアウトされ、アクセス回数多いデータを消費電力の小さい領域（近く）に置くことで低消費電力化を実現するように構成されている。 - 特許庁

An intermediate value (output value of a single command) generated in the processing stage for the command "APV" is not written in a main RAM 25, and is held in registers GR0 to GR15, so that a memory area necessary for execution of the command can be reduced and a bus band necessary for memory access can be reduced.例文帳に追加

コマンド「ＡＰＶ」の処理過程で生成される中間値（単独のコマンドの出力値）は、メインＲＡＭ２５に書き出されず、レジスタＧＲ０〜ＧＲ１５に保持されるため、コマンドの実行に必要なメモリ領域を小さくできるとともに、メモリアクセスに必要なバス帯域を小さくできる。 - 特許庁

An address conversion table for converting a logic address given from a host system 20 and a physical address on the flash memory 2 is stored in the FRAM 4, whereby rewrite of a part of the address conversion table on the FRAM 4 is just needed, and the access time to the flash memory 2 is never lengthened.例文帳に追加

ホストシステム２０から与えられる論理アドレスとフラッシュメモリ２上の物理アドレスとを変換するアドレス変換テーブルをＦＲＡＭ４に保存することにより、ＦＲＡＭ４上のアドレス変換テーブルの一部を書替えるだけでよくなり、フラッシュメモリ２のアクセス時間が長くならない。 - 特許庁

An access point 1 stores a set value 14 set by a setting terminal 4, etc., and relating to radio connection in a memory 28, and downloads the set value 14 as a set value 15 to a memory 57 of a station 3 at prescribed timing when the station 3 is inserted into a card slot 16.例文帳に追加

アクセスポイント１は、設定端末４等によって設定された、無線接続に関する設定値１４をメモリ２８内に保持し、ステーション３がカードスロット１６に挿入された場合に、所定のタイミングによって当該設定値１４をステーション３のメモリ５７に設定値１５としてダウンロードする。 - 特許庁

In the buffer cache management method for managing data transfer between a non-volatile memory 1 and a buffer cache 8 prepared in a random access memory 2 by an operating system, flashing operation for reflecting update contents on a secondary recording medium in the cache 8 is executed in each user's writing operation.例文帳に追加

不揮発性メモリ１とランダムアクセスメモリ２上に用意されたバッファキャッシュ８との間のデータ転送をオペレーティングシステムで管理するバッファキャッシュ管理方法において、バッファキャッシュ８の二次記録媒体への更新内容を反映するフラッシュ動作をユーザの書き込み動作ごとに行う。 - 特許庁

To provide an image processing apparatus, an information processing apparatus, a mobile terminal device, and an image processing method, for reducing a load on a bus and power consumption, by suppressing bus traffic for reading from a RAM(random access memory).例文帳に追加

ＲＡＭからの読み込みによるバストラフィックを抑制し、バスにかかる負荷と消費電力を低減する画像処理装置、情報処理装置、携帯端末装置及び画像処理方法を提供する。 - 特許庁

To provide an image generating apparatus for reducing an operation amount and memory access for cutting an image in a cutting range from an entire peripheral image while the cutting range is moved and generating a plane image.例文帳に追加

切出し範囲を移動させつつ全周囲画像から切出し範囲の画像を切出して平面画像を生成するにあたり、演算量やメモリアクセスを軽減できる画像生成装置を提供する。 - 特許庁

To provide a memory controller which can access an SDRAM with a control signal similar to that of a DRAM and allows an MPU and an I/O device to securely obtain data read out of the SDRAM.例文帳に追加

ＤＲＡＭと同様の制御信号によってＳＤＲＡＭをアクセスすることができ、また、ＳＤＲＡＭから読み出されたデータをＭＰＵやＩ／Ｏデバイスが確実に取得できるメモリコントローラを提供する。 - 特許庁

To provide a micro-controller direct memory access(DMA) unit allowing single reading of a source address in a larger word size and allowing writing in multiple sub-word sizes to a target address.例文帳に追加

より大きなワード・サイズでソース・アドレスの単一読み取りが可能となり、またターゲット・アドレスへの多数のサブワード・サイズの書き込みが可能となるマイクロコントローラ直接メモリ・アクセス（ＤＭＡ）ユニットを提供する。 - 特許庁

A magnetic random access memory is provided with a magnetic resistance element 1 having a recording layer 30, a fixed layer 10 and an intermediate non-magnetic layer 20 disposed between the recording layer and the fixed layer.例文帳に追加

磁気ランダムアクセスメモリは、記録層３０と固定層１０と記録層及び固定層間に設けられた中間非磁性層２０とを有する磁気抵抗素子１を備えた磁気ランダムアクセスメモリである。 - 特許庁

The MTJ memory cell MC has access transistors ATR which is turned on in response to the activation of corresponding word lines and tunnel magneto-resistive elements TMR whose electric resistance values are varied according to stored data.例文帳に追加

ＭＴＪメモリセルＭＣは、対応するワード線の活性化に応答してターンオンするアクセストランジスタＡＴＲと、記憶データに応じて電気抵抗が変化するトンネル磁気抵抗素子ＴＭＲとを有する。 - 特許庁

To provide a data transfer controller capable of easily changing a bus width of an external memory device according to processing contents required to a system, and efficiently using the band width with an architecture wherein burst access is remarked.例文帳に追加

システムに要求される処理内容に応じて外部メモリデバイスのバス幅を容易に変更でき、バーストアクセスを意識したアーキテクチャでバンド幅を効率的に使用できるデータ転送制御装置を提供する。 - 特許庁

This information processor 1 comprises a LAN communication section 6, a USB communication section 7, an infrared communication section 8, and an external memory access section 9, as a data acquiring means for acquiring data from a device holding the data.例文帳に追加

情報処理装置１は、データを保有する装置からデータを取得するデータ取得手段としてＬＡＮ通信部６、ＵＳＢ通信部７、赤外線通信部８および外部メモリアクセス部９を含む。 - 特許庁

In addition, the stabilization materials 55 and 56 provides isolation at peripheries of the layers 50-54 to prevent electrical coupling to a conductor to be used for providing a read and write access to the magnetic memory cell 40.例文帳に追加

また、安定化材料５５および５６は、層５０〜５４の縁の絶縁を提供し、磁気メモリ・セル４０に対する読み書きアクセスを提供するために使用される導体への電気的結合を防ぐ。 - 特許庁

This memory control device to be loaded on the controller of electronic equipment comprising a CPU and a ROM comprises a switching means for switching the output destination of an access request to the ROM, which is inputted from the CPU, by external physical setting.例文帳に追加

前記ＣＰＵから入力したＲＯＭへのアクセス要求の出力先を、外部からの物理的な設定により切り替える切り替え手段を備えたことを特徴とするメモリ制御装置。 - 特許庁

A control LSI12 is provided with a monitor circuit 22 for monitoring an internal bus 27 to be used for a CPU core 21 to perform access to a memory space, and for monitoring the status of previously designated variables.例文帳に追加

制御ＬＳＩ１２には、ＣＰＵコア２１がメモリ空間をアクセスする際に使用する内部バス２７を監視し、予め指定された変数の状態をモニタするモニタ回路２２が備えられている。 - 特許庁

Data D written in a first storage part 131 of RAM 54 from a nonvolatile memory 55 when powered on is updated by write access of part of each of print system task parts 81-89.例文帳に追加

電源オン時に不揮発性メモリー５５からＲＡＭ５４の第１記憶部１３１に書き込まれたデータＤは、印刷系の各タスク部８１〜８９の少なくとも一部の書込みアクセスにより更新される。 - 特許庁

The method for manufacturing the SRAM memory cell comprises a step of coupling a floated body of an access transistor AT of the SRAM to a source region of a driver transistor DT via a body extended part formed by extending an active region.例文帳に追加

ＳＲＡＭのアクセストランジスタＡＴのフローティングされているボディーを、活性領域を延長して形成したボディー延長部によってドライバトランジスタＤＴのソース領域と連結させる。 - 特許庁

Further, the different memory banks are each used to store the data and the correlated error-collecting codes, respectively, to make it possible to access the data and the correlated error-collecting codes in an overlapping mode.例文帳に追加

さらに、データおよび関連付けられる誤り訂正符号を格納するために別個のメモリバンクを利用することによって、データおよび誤り訂正符号はオーバーラップする態様でアクセス可能である。 - 特許庁

An IC card 1 has a flush memory 13 storing information used for cipher processing, a cipher processing part 15, a CPU11, an access right obtainment control register 17, a coprocessor 21, and a bass controller 22.例文帳に追加

ICカード１は、暗号処理に用いられる情報を格納するフラッシュメモリ１３と、暗号処理部１５と、CPU１１と、アクセス権取得制御レジスタ１７と、コプロセッサ２１と、バスコントローラ２２とを有する。 - 特許庁

To reduce power consumption by reducing access to a magnetic disk device in a magnetic disk device and a storage device with a nonvolatile memory relatively large in storage capacity.例文帳に追加

この発明は、磁気ディスク装置と比較的記憶容量の大きな不揮発性メモリを備える記憶装置において、磁気ディスク装置へのアクセスを低減させ、消費電力を低減させることを目的としている。 - 特許庁

To provide a fast and inexpensive computer which can perform the memory access and the transfer of data without impeding the calculation of every element processor 3 and can solve a differential equation by applying an asynchronous communication system.例文帳に追加

各要素プロセッサ３の演算を阻害しないメモリアクセス及びデータ転送ができ、非同期の通信方式による微分方程式の求解を可能にした高速、かつ安価な計算機を得る。 - 特許庁

A signal value corresponding to an almost non-polarization state of a capacitor is generated for individual memory cell (ferroelectric capacitor CF) selected at access, and it is used as a reference signal for sensing.例文帳に追加

アクセス時に選択される個々のメモリセル（強誘電体キャパシタＣＦ）に対して、キャパシタの略無分極状態に相当する信号値を生成し、それをセンシング時の参照信号として使用する。 - 特許庁

A request for a file access (write) to a memory card is generated at the time of protect and format processing to a photographed image in a reproduction mode and recording processing of the photographed image in a photographing mode.例文帳に追加

再生モードでの撮影画像に対するプロテクトやフォーマット処理、および撮影モードでの撮影画像の記録処理時などにおいて、メモリカードに対するファイルアクセス（書き込み）の要求が発生する。 - 特許庁

In a control LSI 12, a CPU core 21 which executes a program and an internal bus 27 to be used for the core 21 to perform access to a memory space are integrated on the same semiconductor substrate.例文帳に追加

制御ＬＳＩ１２には、プログラムを実行するＣＰＵコア２１及びＣＰＵコア２１がメモリ空間をアクセスする際に使用する内部バス２７が同一の半導体基板上に集積されている。 - 特許庁