「memory-access」に関連した英語例文の一覧と使い方(92ページ目) - Weblio英語例文検索

A controller for controlling access to the flash memory 2 where data can be erased per block, is given data for writing together with a logical block address indicating a logical block by a host system 20.例文帳に追加

ブロック単位にデータの消去が可能なフラッシュメモリ２のアクセスを制御するコントローラにおいて、ホストシステム２０から論理ブロックを示す論理ブロックアドレスと共に書込み用データが与えられる。 - 特許庁

A memory 15 with an access identification limiting circuit is formed in a sealed condition, a decryption special program is stored in a special instruction cache area CS and a special data cache area DS.例文帳に追加

密封された状態でアクセス識別制限回路付きメモリ１５を形成し、復号化特別プログラムを特別命令キャッシュ領域ＣＳと特別データキャッシュ領域ＤＳに記憶させる。 - 特許庁

To provide an operation processor which reduces the number of memory access times and sufficiently increases an interrupt response speed when interrupt routines are successively carried out in the same address.例文帳に追加

同一アドレス内で割込みルーチンが順次実行される場合、メモリアクセスの回数が削減されて割込み応答速度を十分に高めることのできる演算処理装置を提供する。 - 特許庁

The BANK/ROW address comparison section 7 is a circuit for comparing a first address in active ROW information with a second address in a memory access request for an SDRAM 300.例文帳に追加

ＢＡＮＫ／ＲＯＷアドレス比較部７は、ＳＤＲＡＭ３００に対するアクティブＲＯＷ情報ＡＲ内の第一のアドレスと、メモリアクセス要求内の第二のアドレスとを比較する回路である。 - 特許庁

To provide a semiconductor storage for preventing erroneous write of data to a memory cell when write recovery time due to precharging is to be reduced to increase access time.例文帳に追加

アクセスの高速化を目的としてプリチャージによるライトリカバリ時間の短縮化を図った場合のメモリセルに対するデータの誤書込を防止することが可能な半導体記憶装置を提供する。 - 特許庁

A non-volatile memory 13 includes a plurality of banks BA1 to BAN which are required to be erased in data rewriting and can be respectively independently driven and can access each address at random.例文帳に追加

不揮発性メモリ１３は、データの書き換え時に消去が必要であり、それぞれが独立して動作可能な複数のバンクＢＡ１乃至ＢＡＮを有し、各アドレスにランダムアクセス可能である。 - 特許庁

Further, dual-bank memories (31 and 32) and a circuit which are coupled with the data processing element and dual-bank memories and allows simultaneous read access to a data bank memory are included.例文帳に追加

また、データ処理素子（１０）と通信するデュアル・バンク・メモリ（３１，３２），ならびにデータ処理素子およびデュアル・バンク・メモリに結合され、データ・バンク・メモリに対する同時リード・アクセスを与える回路も含む。 - 特許庁

At the time, definition of read/write is performed by a first command, a decode-address of a memory cell array also is taken in by the first command and shortening more the random access time tRAC is realized.例文帳に追加

この際、リード／ライトの定義を第１のコマンドで行い、且つメモリセルアレイのデコードアドレスも第１のコマンドで取り込んでランダムアクセスタイムｔＲＡＣの更なる高速化を実現する。 - 特許庁

When receiving a read request from the host device through a controller LSI 15, the data merge section 14 automatically assigns access destinations between the media server and the flash memory 11.例文帳に追加

データマージ部１４は、コントローラＬＳＩ１５を介してホスト装置からのリード要求を受信した場合には、アクセス先を、メディアサーバとフラッシュメモリ１１との間で自動的に振り分ける。 - 特許庁

Since no access to a memory that conducts storage or process of image data is made for the blanking period 34 and the current consumption is less, the charging current can be increased by the share.例文帳に追加

ブランキング区間は、画像データの格納又は処理をしているメモリへのアクセス動作が行われず消費電流が少ないので、その分、充電電流を大きくすることができる。 - 特許庁

Thereafter, an address conversion means 9 converts the relocation address signal 4 to a converted address signal 21 every memory access from the CPU 11 according to the relocation address signal 4.例文帳に追加

この後、アドレス変換手段９は、再配置アドレス信号４にしたがって、ＣＰＵ１１からメモリアクセスが行われる度、アドレス信号４を変換後アドレス信号２１に変換する。 - 特許庁

To provide a disk storage device for suppressing a maximum current value from being exceeded during operation to always secure a stable operation by controlling an access operation of a nonvolatile memory.例文帳に追加

不揮発性メモリのアクセス動作を制御することで、動作時の最大電流値を超える事態を抑制して、常に安定した動作を確保できるディスク記憶装置を提供することにある。 - 特許庁

To provide a device and method for access control cache further increasing a cache hit rate even in a cache area equal to or smaller than in MMP (Mondorian Memory Protection) system.例文帳に追加

ＭＭＰ方式と同等あるいはより少ないキャッシュ領域とする場合であっても、キャッシュヒット率がより高くなるようなアクセス制御キャッシュ装置及び方法を提供する。 - 特許庁

The client security management layer controls access to a protected portion of a memory of the computer system on behalf of a constituent portion such as the content player executed on a processor of the computer system.例文帳に追加

クライアント・セキュリティ管理レイヤは、コンピュータ・システムのプロセッサ上で実行する、コンテンツ・プレイヤなどの構成部分に代わってコンピュータ・システムのメモリの保護部分に対するアクセスを制御する。 - 特許庁

To improve access speed in a flash memory system having a plurality of data storage areas each storing data of a logical page unit corresponding to areas of a plurality of sectors.例文帳に追加

複数セクタの領域に対応する論理ページ単位のデータが格納されるデータ格納領域を複数個備えたフラッシュメモリシステムにおいて、アクセス速度を向上させることを目的とする。 - 特許庁

A data access circuit 10 includes: an M-bit buffer (M≥n+m, M: a positive integer) for storing data read from the memory; and a pointer management section for managing the pointers of the M-bit buffer.例文帳に追加

データアクセス回路１０は、メモリから読み出されたデータが格納されるＭ（Ｍ≧ｎ＋ｍ、Ｍは正の整数）ビットバッファと、Ｍビットバッファのポインタを管理するポインタ管理部とを含む。 - 特許庁

The access speed can be accelerated by performing in parallel data transfer of the nonvolatile memory section and the buffer section in the interleave operation and data transfer of the buffer section and the outside.例文帳に追加

前記インタリーブ動作における不揮発性メモリ部とバッファ部のデータ転送と、バッファ部と外部とのデータ転送が並列化されることによりアクセス速度の高速化を実現することができる。 - 特許庁

In an ink-jet printer 1, a low cost is achieved by using an inexpensive EEPROM for executing only the sequential access as a memory element 80 mounted on ink cartridges 107K and 107F.例文帳に追加

インクジェットプリンタ１において、インクカートリッジ１０７Ｋ、１０７Ｆに搭載の記憶素子８０として、シーケンシャルアクセスしか行なわれない安価なＥＥＰＲＯＭを用いて低コストを図る。 - 特許庁

To avoid the deterioration of performance of a storage device even in an access with uneven writing or reading of data in a buffer memory adapting a dual ring buffer method as data structure.例文帳に追加

データ構造としてデュアル・リングバッファ方式を採るバッファメモリにおいて、データの書き込みまたは読み出しに偏ったアクセスが行われる場合にも、記憶装置におけるパフォーマンスの悪化を回避する。 - 特許庁

When the update of the firmware is normally completed, the stored access information is read from a memory 44, the main unit before the update is accessed and notified of a normal completion of the update.例文帳に追加

ファームウェアの更新が正常に完了すれば、記憶したアクセス情報をメモリ４４から読み出して、更新前の主装置にアクセスして更新の正常完了を通知する。 - 特許庁

A CPU 5 comprises both a function for directly issuing an external bus access request to an external memory interface 3 and a function for performing a DMA transfer request to a DMAC 4.例文帳に追加

ＣＰＵ５は、外部メモリインタフェース３に直接外部バスアクセス要求を発行する機能と、ＤＭＡＣ４に対してＤＭＡ転送要求を行う機能と、の両方を備える。 - 特許庁

It means that the leakage current flowing into the memory cell, not chosen as the access object, via the bit line pairs from the power supply line VDD is interrupted by the precharge circuit 4.例文帳に追加

すなわち、アクセス対象として選択されていないメモリセルに対し電源ラインＶＤＤからビット線対を介して流れ込むリーク電流が、プリチャージ回路４によって遮断される。 - 特許庁

The kernel is started when the unaltered state of the kernel is confirmed, and during the operation of the kernel, access to a kernel region 110 of a memory 11 from the user application is forbidden.例文帳に追加

カーネルが改竄されていないことが確認できた場合にカーネルが起動され、カーネルの稼働中は、メモリ１１のカーネル領域１１０に対するユーザアプリケーションからのアクセスが禁止される。 - 特許庁

Then, the user terminal reads the Internet address corresponding to the input channel number from the volatile memory, and transmits the Internet address to the Internet, and performs access to the selected Internet site.例文帳に追加

次に、ユーザーターミナルが、入力したチャネルナンバーに対応するインターネットアドレスを揮発性メモリから読み出して、そのインターネットアドレスをインターネットに向けて発信し、選択したインターネットサイトにアクセスする。 - 特許庁

The digital signal processor 21 for sound waveform data which gives effects to music sound waveform data has a waveform signal processing part 22 and a memory access part which is conceptually shown by switches 23a and 23b.例文帳に追加

楽音波形データにエフェクトを与える音波形データ用ディジタル信号処理装置２１は、波形信号処理部２２と、スイッチ２３ａ，２３ｂで概念的に示すメモリアクセス部、を有する。 - 特許庁

Thus, when a user carries out a queuing/ reviewing operation, even without direct access to the disk, data necessary for queuing/reviewing is quickly read from the first memory means.例文帳に追加

これにより、ユーザーによるキュー／レビュー操作が行われた場合に、ディスクに直接アクセスしなくとも、キュー／レビューに必要なデータを上記第１のメモリ手段から即座に読み出すことが可能となる。 - 特許庁

To provide a method capable of allowing an operating system(OS) to be driven between plural processors to execute inter-processor communication by using interruption and inter-processor memory access and control a task of the other processor.例文帳に追加

複数のプロセッサ間で動作するオペレーティングシステム（ＯＳ）が割り込みとプロセッサ間メモリアクセスを用いてプロセッサ間通信を行い、他のプロセッサにあるタスクを制御する方法を提供する。 - 特許庁

A central processing unit (CPU) 10 obtains three-dimensional row-of-teeth data from the patient, data on the jawbone continuing into the row of his/her teeth, and data on mastication using the row of his/her teeth, and stores those data in a random-access memory (RAM) 11.例文帳に追加

ＣＰＵ１０は、患者から取得した３次元の歯列データ，該歯列に連なる顎骨データ及び該歯列における咀嚼データを取得してＲＡＭ１１に記憶する。 - 特許庁

A controller of the portable flash memory checks whether the thin client OS is normally started by a client, and if it is normally started, sets an access right flag to ON.例文帳に追加

可搬型フラッシュメモリのコントローラは、シンクライアントＯＳがクライアント端末によって正常に起動されているかをチェックし、正常に起動された場合にアクセス権フラグをオンにセットする。 - 特許庁

According to the value stored in the request counter 49, control parts 51 to 54 in an operation control part 50 output various control signals for optimizing the operation of memory access.例文帳に追加

リクエストカウンタ４９の格納値に従って、動作制御部５０内の各制御部５１〜５４からメモリアクセス中の動作を最適化するような各種制御信号を出力する。 - 特許庁

To provide a center-of-gravity detector in an information reader capable of detecting the center of gravity by memory access/operation time by limiting the range to be processed.例文帳に追加

処理対象範囲を限定することにより、より少ないメモリアクセス／演算時間で、重心を検出することが可能な情報読取装置における重心検出装置を提供する。 - 特許庁

To provide a data processor capable of selecting a mode for performing access to a cache memory in executing a read instruction in response to the content of an instruction to be executed posterior to the read instruction.例文帳に追加

読み出し命令の後に実行される命令の内容に応じて、読み出し命令の実行時にキャッシュメモリにアクセスするモードを選択可能なデータ処理装置を提供する。 - 特許庁

When the end code flag becomes active, an image write end judgment part 26 judges that the write of the image data has been completed, and an image memory access control part 16 performs a terminate processing.例文帳に追加

画像書き込み終了判定部２６は、終了コードフラグがアクティブとなっていることで、画像データの書き込み終了を判定し、画像メモリアクセス制御部１６が終了処理を行う。 - 特許庁

Memory cells 1 disposed along one direction are configured such that: one end side of each magnetoresistive element 3 is connected to a bit line 4a; and the other end side is connected to the drain of the access transistor 2.例文帳に追加

一方向に沿って位置するメモリセル１では、各磁気抵抗効果素子３の一端側はビット線４ａに接続され、他端側はアクセストランジスタ２のドレインに接続されている。 - 特許庁

If data are inputted to an I_-Port display buffer 3 from a CCD camera, etc., at timing of a DMA (direct memory access) 7, a part of the data is sent to a processing part 12 to be stored in a VRAM 21.例文帳に追加

ＤＭＡ７のタイミングでＣＣＤカメラ等からＩ#Ｐｏｒｔ表示バッファ３にデータが入力されると、一部のデータは、処理部１２に送られ、ＶＲＡＭ２１に記憶される。 - 特許庁

The charge sharing circuit is operative to remove an amount of charge on the given bit line so as to reduce a voltage on the given bit line in conjunction with a read access of the memory cell.例文帳に追加

チャージ・シェアリング回路は、メモリ・セルの読み出しアクセスに関連して所与のビット線の電圧を低下させるように所与のビット線上のある量の電荷を除去するように動作する。 - 特許庁

Then, it is compared with the identification number stored in the authentication identification number preservation memory 33 of the IC card 30, and when both numbers match, access with the IC card 30 is started.例文帳に追加

そして、ＩＣカード３０の認証用暗証番号保存メモリ３３に記憶されている暗証番号と比較し、両番号が一致していれば、ＩＣカード３０とのアクセスが開始される。 - 特許庁

When a conflict associated with a partial memory access such as a partial write is detected, for instance, a write-back phase is inserted at the conflict phase to write back the partial data to a home agent.例文帳に追加

例えば部分書込のような部分的なメモリアクセスに関連するコンフリクトが検出される場合に、ライトバックフェーズがコンフリクトフェーズで挿入され、ホームエージェントへ部分的データをライトバックする。 - 特許庁

In view of maintaining a voltage on the bit line higher than the low reference voltage source, a circuit is provided to clamp the voltage appearing on the bit lines 3, 4 of a dynamic random access memory(DRAM) device.例文帳に追加

ビット線上の電圧を低基準電圧源より高く維持するようにダイナミックランダムアクセスメモリ（ＤＲＡＭ）装置のビット線上に表われる電圧をクランプする回路を設ける。 - 特許庁

In this memory controller, a CPU sets the number of time slots calculated on the basis of data transfer speed inputted/outputted from ports 32, 33 to access time designation registers 102-1 to 102-4, as shown in Figure 4.例文帳に追加

CPUは、ポート３２乃至３３から入出力されるデータ転送速度に基づいて算出したタイムスロット数をアクセス時間指定レジスタ１０２−１乃至１０２−４に設定する。 - 特許庁

To provide a data transfer device and the like for preventing the deterioration of transfer efficiency by reducing the overhead of a system call and reducing the waiting time of a DMA (Direct Memory Access) controller.例文帳に追加

システムコールのオーバーヘッドを削減するとともにＤＭＡコントローラの待ち時間を削減して転送効率の悪化を防止することができるデータ転送装置等を提供する。 - 特許庁

To provide a data transfer system for reducing transfer the operation of a direct memory access controller to remarkably improve the bus efficiency of image data transfer as compared with a conventional one, and to provide its method.例文帳に追加

ダイレクト・メモリ・アクセス・コントローラの転送操作を減らし、画像データ転送のバス効率を従来に比べて大幅に向上させるデータ転送システムおよびその方法を提供する。 - 特許庁

To enable each module to surely execute DMA (Direct Memory Access) at fixed timings and to improve the functions of a system as a whole, in which a plurality of modules share a data bus.例文帳に追加

複数のモジュールがデータバスを共有するシステムにおいて、各モジュールが一定のタイミングで必ずＤＭＡ転送を行うことを可能とし、システム全体の性能向上を図る。 - 特許庁

The charging medium 1 includes a sheet-like medium base 10, cipher information 20 for acquiring the contents, a sticker 11 to be stuck to a memory card for displaying contents and access information to the site 2, etc.例文帳に追加

課金媒体１は、シート状の媒体ベース１０、コンテンツ取得用の暗号情報２０、コンテンツを表示するメモリカード貼付用のシール１１、サイト２へのアクセス情報などを備える。 - 特許庁

As the result, just after the read timing at which the CPU reads data from the memory, the discharging operation of the unwanted charge can be started to thereby hasten the access time.例文帳に追加

この結果、ＣＰＵがメモリからデータを読み込む読込タイミング直後から、不要電荷の放電動作を開始させることが可能になり、アクセス時間の高速化を図ることができる。 - 特許庁