「offset address」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

A connection circuit connects the second subset, the first subset and the offset value with one another and thereby generates the predicted address value.例文帳に追加

連結回路が、前記第２サブセット、第１サブセット、及びオフセット値を連結し、それによって予測アドレス値を生成する。 - 特許庁

In order to access other cache lines, another cache word line is selected by rotating the decoded base address offset bits.例文帳に追加

他のキャッシュラインにアクセスするには、復号ベースアドレスオフセットビットを回転させることによって、別のキャッシュワードラインを選択する。 - 特許庁

The device is provided with an address converter unit 22 which analyzes a file allocation table of each session and applies a predetermined address offset to each address in the file allocation table before writing the data to the 2nd storage medium.例文帳に追加

各セッションのファイルアロケーションテーブルを分析し、前記データを第２記憶媒体に書込む前にファイルアロケーションテーブル内の各アドレスに所定のアドレスオフセットを適用するようにしたアドレス変換ユニット２２を設ける。 - 特許庁

The information processor includes: multiple bus slaves; a bus master that outputs address data having a base address value for specifying arbitrary bus slave, and an offset address value for specifying access position in the specified bus slave.例文帳に追加

本発明にかかる情報処理装置は、複数のバススレーブと、任意のバススレーブを特定するベースアドレス値及び特定したバススレーブ内のアクセス位置を特定するオフセットアドレス値を含むアドレスデータを出力するバスマスタを備える。 - 特許庁

In a deciphering device 1, an address generation part 11 generates a 1st random number as a base address and a 2nd random number as an offset address and stores parameters, etc., used to decipher contents data in the address indicated by the 1st and 2nd random numbers.例文帳に追加

復号装置１において、アドレス生成部１１は、基底アドレスである第１の乱数とオフセットアドレスである第２の乱数とを生成し、この第１の乱数及び第２の乱数で表されるアドレスにコンテンツデータの復号の際に用いられるパラメータ等を格納する。 - 特許庁

The reading position or writing position of data is applied with the base address of a ring buffer and offset (PIX) from this, and the offset is updated only by the quantity (SIZ) of DMA transferred data.例文帳に追加

データの読み出し位置または書き込み位置をリングバッファのベースアドレスとそこからのオフセット（ＰＩＸ）で与え、オフセットをＤＭＡ転送されたデータの量（ＳＩＺ）だけ更新する。 - 特許庁

A microcode program counter 20 receives the offset value, add value, and increases a program counter value by the offset value add value, and outputs a next microcode address corresponding to the increased program counter value.例文帳に追加

マイクロコードプログラムカウンタ２０はオフセット値ADD VALUEを受けてプログラムカウンタ値をオフセット値ADD VALUEだけ増加させ、この増加されたプログラムカウンタ値に該当する次のマイクロコードアドレスを出力する。 - 特許庁

The MMU 303 outputs an offset part of the MMU address 312 as it is, executes the conversion by using an entry held by TLB in a CAM 316, selects an address bit outputted by using an output address exchanger 317 controlled by the CAM 316, and outputs the MMU address 312 after being converted into a physical address 313.例文帳に追加

また、MMU３０３は、MMUアドレス３１２のオフセット部分をそのまま出力したり、CAM３１６においてTLBが保持するエントリを用いた変換を行ったり、CAM３１６に制御された出力アドレス交換器３１７を用いて出力するアドレスビットを選択したりして、MMUアドレス３１２を物理アドレス３１３に変換し出力する。 - 特許庁

Random number data are read out from a random number data generating section (S11), and an offset value of an address is calculated based on random number data (S12).例文帳に追加

乱数データ発生部から乱数データを読み取り（Ｓ１１）、乱数データに基づきアドレスのオフセット値を計算する（Ｓ１２）。 - 特許庁

flag may impose alignment restrictions on the length and address of userspace buffers and the file offset of I/Os. 例文帳に追加

フラグを使用する場合、ユーザ空間バッファの長さやアドレス、I/O のファイルオフセットに関してアラインメントの制限が課されることがある。 - JM

The branch indexed instruction brx uses an indirect destination which is the address specified in the result field, offset by an index value. 例文帳に追加

分岐指標付き命令brxは間接行き先を使う。これは結果フィールド中に指定され指標値でオフセットされたアドレスである。 - コンピューター用語辞典

According to the asynchronous read transaction from the PC to a serial bus address FFC2h-0123-45670000h, the PC performs access to the offset address and reads the mapped file image.例文帳に追加

その後ＰＣからシリアルバスアドレスＦＦＣ２ｈ−０１２３−４５６７００００ｈへの非同期リードトランザクションにより、前記オフセットアドレスにアクセスし、ＰＣは写像されたファイルイメージを読み出す。 - 特許庁

When the DAM transfer of data from a sender's address pointer sp on a global memory 205 to a destination address pointer dp on a local memory 203, the address offset value of the destination address pointer dp with respect to the alignment boundary is adjusted to meet the constraint condition.例文帳に追加

グローバルメモリ２０５上の転送元アドレスポインタｓｐからローカルメモリ２０３上の転送先アドレスポインタｄｐにデータをＤＡＭ転送する場合、アラインメント境界に対する転送先アドレスポインタｄｐのアドレスオフセット値を調整することで、上記制約条件を満たす。 - 特許庁

The data transfer device is provided with a control circuit 241, a transfer starting address holding register 242, an update frequency of transfer starting address holding register 243, a block length holding register 244, a base point address holding register 245, an update frequency of base point address holding register 246 and an offset value holding register 247.例文帳に追加

本発明のデータ転送装置は、制御回路２４１と、転送開始アドレス保持レジスタ２４２と、転送開始アドレス更新回数保持レジスタ２４３と、ブロック長保持レジスタ２４４と、基点アドレス保持レジスタ２４５と、基点アドレス更新回数保持レジスタ２４６と、オフセット値保持レジスタ２４７と、を備える。 - 特許庁

The output end of a logical sum circuit 3 is connected to the input end of a ROM decode part 1 for decoding the address of a ROM cell 2 of the mask ROM, and an address bus and an offset register 4 for outputting an offset value are connected to the input end of the logical sum circuit 3.例文帳に追加

マスクＲＯＭのＲＯＭセル２のアドレスをデコードするＲＯＭデコード部１の入力端に論理和回路３の出力端を接続し、この論理和回路３の入力端にアドレスバスとオフセット値を出力するオフセットレジスタ４とを接続した。 - 特許庁

In the leveling process by this constitution, address can be calculated from offset addresses and the time needed for retrieval can be shortened.例文帳に追加

この構成による平準化処理では、オフセットアドレスからアドレス計算が可能であり、検索に要する時間を短縮することができる。 - 特許庁

An offset management section 430 moves alignment data which overflows from the region by the insertion of the additional data between regions on the basis of an offset and updates the offset in such a manner that an address of a move destination of the alignment data becomes a starting point in a region of the move destination.例文帳に追加

オフセット管理部４３０は、追加データの挿入により領域内から溢れた整列データをオフセットに基づいて領域間で移動させ、整列データの移動先のアドレスが移動先の領域内の始点となるように前記オフセットを更新する。 - 特許庁

Then the value of the reference register 110 is added, and a bit string outputted from the offset section 112 is added to the start address outputted from the start address table 120 to designate an address of a storage area to/from which data are given/ outputted.例文帳に追加

そして、参照レジスタ１１０の値をインクリメントして、開始アドレステーブル１２０から出力される開始アドレスにオフセット部１１２から出力されるビット列を加算した値により、データを入出力する記憶領域のアドレスを指定する。 - 特許庁

This dual mode address generator comprises inputs that receive a current address A, an address offset M, a buffer length L, and a control signal; and logic configured to compute a first memory address for a buffer with an implied lower boundary and a second memory address for a buffer with an implied higher boundary response to the A, M, and L.例文帳に追加

現在アドレスＡ、アドレスオフセットＭ、バッファ長Ｌおよび制御信号を受信する入力と、Ａ、Ｍ、およびＬに応じて、暗示下限境界を有するバッファの第１のメモリアドレスと暗示上限境界を有するバッファの第２のメモリアドレスとを計算するように構成された論理とを含むデュアルモードアドレス生成器が提供される。 - 特許庁

The system controller 11 or the like sets a seek offset value of the prescribed number of sectors to a desired reproduction address on an optical disk 20, only when a data error is detected at the time of data reproduction on the optical disk 20, and performs a reproduction seek operation at the position preceding the seek offset value of the desired reproduction address.例文帳に追加

システムコントローラ１１等は、光ディスク２０上のデータ再生時にデータエラーを検出したときにのみ、光ディスク２０上の再生目的アドレスに対して所定のセクタ数のシークオフセット値を設定し、再生目的アドレスのシークオフセット値手前から再生のシーク動作を実施する。 - 特許庁

A projected address on the target processor forms the sum of an offset (D) that is greater than or equal to a first offset (D_1) of a base register-relative instruction and less than a difference (max-min), and contents of a base register (R) and projects the sum onto a cyclical address space with addresses having a length of n bits.例文帳に追加

目標プロセッサ上の投影されたアドレスは、ベースレジスタ相対命令の第１のオフセット（Ｄ_１）以上であり、差（ｍａｘ−ｍｉｎ）未満のオフセット（Ｄ）及びベースレジスタ（Ｒ）の内容の和を形成し、ｎビットの長さを有するアドレスで巡回アドレス空間に和を投影する。 - 特許庁

The image forming device receives the access table (S20), acquires an offset address belonging to a page number from the access table about each page number (S22, S25), transmits it to the PC (S23, S26), and acquires a content and a resource corresponding to the offset address from the PC (S24, S27).例文帳に追加

画像形成装置は、このアクセステーブルを受信し（Ｓ２０）、各頁番号について、該頁番号に属するオフセットアドレスをアクセステーブルから取得して（Ｓ２２、Ｓ２５）、ＰＣに送信し（Ｓ２３、Ｓ２６）、ＰＣから、該オフセットアドレスに対応したコンテンツ及びリソースを取得する（Ｓ２４、Ｓ２７））。 - 特許庁

Reading the transmission data is carried out prior to the point of the phase comparison by placing offset between the address decoder 1-51 for detecting the write phase and the address decoder 1-52 for detecting the read phase.例文帳に追加

書き込み位相を検出するアドレスデコーダ１−５１と読み出し位相を検出するアドレスデコーダ１−５２にオフセットを付け、位相比較を行うポイントより前で伝送データの読み出しを行う。 - 特許庁

To provide pattern paper for a post card having all of a decorating property of a communication surface, the offset printability of an address surface, and a number reading property.例文帳に追加

通信面の装飾性、宛名面のオフセット印刷適性および番号読取性を全て兼ね備えた葉書用模様紙を提供する。 - 特許庁

Based on the corresponding address and the offset, a moving image data access part 128 accesses the moving image data held in the moving image data holding part 191.例文帳に追加

これら対応アドレスおよびオフセットによって動画データアクセス部１２８は、動画データ保持部１９１に保持された動画データにアクセスする。 - 特許庁

Last time an input address AD is stored in a register 211, an address queue control circuit 19A latches an offset of the input address AD to a register 241 if a coincidence signal EQ1 is active, and latches the input address AD to a register 212 via a selector 262 if the coincidence signal EQ1 is inactive.例文帳に追加

入力アドレスＡＤが前回、レジスタ２１１に格納された場合、アドレスキュー制御回路１９Ａは、一致信号ＥＱ１が活性であれば入力アドレスＡＤのオフセットをレジスタ２４１にラッチさせ、一致信号ＥＱ１が不活性であればセレクタ２６２を介し入力アドレスＡＤをレジスタ２１２にラッチさせる。 - 特許庁

In the case of performing pre-fetching, a multiplexer 6 is controlled by the value of the register 15 and an adder 17 adds either of a pixel width designation register 3 or a cache line offset 4 with a last-time reference address latched in an address latch 2 to obtain the address of a pre-fetching destination.例文帳に追加

プリフェッチする場合には、プリフェッチ指定レジスタ１５の値によりマルチプレクサ６を制御し、画素幅指定レジスタ３あるいはキャッシュライン・オフセット４のいずれかを、アドレスラッチ２にラッチされている前回参照アドレスと加算器１７で加算し、プリフェッチ先アドレスを得る。 - 特許庁

Data access by the memory address calculation formula in an address range to be efficiently treated by an instruction system as a given 16-bit fixed length instruction is grouped (S3), a base address formed by commonizing address calculation is selected to the grouped array reference (data access) and array as plural data access is made possible to be referred by the sum of the selected base address and offset (S4).例文帳に追加

与えられた１６ビット固定長命令のような命令体系で効率よく扱えるアドレス範囲にあるメモリアドレス算出式によるデータアクセスをグループ化し（Ｓ３）、グループ化された配列参照（データアクセス）に対してアドレス計算を共通化したベースアドレスを選び、選ばれたベースアドレスとオフセットの和により複数データアクセスとしての配列を参照可能にする（Ｓ４）。 - 特許庁

For DMA buffer allocation, an area allocated to the real address area is offset to the mirror address area to switch the cacheable area to the uncacheable area, and vice versa.例文帳に追加

ＤＭＡバッファを割り当てる場合には、実アドレス領域に割り当てられた領域を、ミラーアドレス領域へとオフセットすることで、キャッシャブル領域からアンキャッシャブル領域へと切り替えられ、また、逆の切り替えも行うことができる。 - 特許庁

The conversion is conducted based on a pair of conversion of the virtual address and the physical address, the exchange of the pair of conversion is conducted by first I/O processor 8c, and the setting of the offset value is operated by a second processor 8f each time I/O start is executed.例文帳に追加

その変換は、仮想アドレスと物理アドレスの変換対で行われ、変換対の入れ替えは第１のＩ／Ｏプロセッサ８ｃが行い、オフセット値の設定は第２のＩ／Ｏプロセッサ８ｆがＩ／Ｏ起動の度に行う。 - 特許庁

Especially, at the threshold selection signal generation section 206, an operation section 210 generates the row selection signal, based on the pixel address signal and one of 0 to +3 address offset values selected by a selection section 208.例文帳に追加

特に、しきい値選択信号生成部２０６において、演算部２１０は、画素アドレス信号と、選択部２０８により選択された０〜＋３のいずれかのアドレスオフセット値とに基づいて、列選択信号を生成する。 - 特許庁

A vertical changeover controller 72 controls changeover between changeover parts 62-L, 62-R when the write-in line address value becomes the offset value.例文帳に追加

上下切替制御部７２は、書き込みラインアドレスの値がゼロまたはオフセット値となったときに、切替部６２−Ｌ，６２−Ｒのそれぞれの切り替えを制御する。 - 特許庁

If the read address of the 1st storage device is operated by the offset adjusting device, data can parallelly be read from different addresses of both the storage devices.例文帳に追加

第１の記憶装置のリードアドレスをオフセット調整装置により操作すれば、双方の記憶装置の異なるアドレスからデータを並列に読み出すことができる。 - 特許庁

An address register value (A) 20, an addition/sub-traction offset (C) 18, a buffer area lower limit value(LB) 14, a buffer area upper limit value (LE) 12, and an addition/subtraction control signal (A/S) 16 are set up.例文帳に追加

アドレスレジスタ値Ａ、加減算オフセットＣ、バッファ領域下限値ＬＢ、バッファ領域上限値ＬＥ、加減算コントロール信号Ａ／Ｓを設定する。 - 特許庁

This standard does not address the quantification of avoided emissions or GHG reductions from actions taken to compensate for or offset emissions. 例文帳に追加

本基準は、排出を埋め合わせるまたはオフセットするためにとられた措置から生じる避けられた排出やＧＨＧ削減量の定量化を扱っていない。 - 経済産業省

An export symbol import step 1160 retrieves an identifier matched with the identifier of the symbol from an export symbol offset table A 1123, fetches the offset corresponding to the retrieved identifier, executes a prescribed operation on it and generates an absolute address.例文帳に追加

エクスポートシンボルインポートステップ１１６０は、シンボルの識別子に一致する識別子をエクスポートシンボルオフセットテーブルＡ１１２３から検索し、検索された識別子に対応するオフセットを取り出し、所定の演算を施して、絶対アドレスを生成する。 - 特許庁

Inside the instruction code of a fixed length instruction form, at least an operation code field specifying operation contents to the nibble field which is a bit field smaller than the unit size of allocating an address to the address space, an offset field specifying an offset to the nibble field and an immediate data field specifying a source operand are provided.例文帳に追加

固定長命令形式の命令コード内に、少なくとも、アドレス空間へアドレスを割当てる単位サイズよりも小さいビットフィールドであるニブルフィールドに対する操作内容を指定するオペコードフィールド及びこのニブルフィールドに対するオフセットを指定するオフセットフィールド、ソースオペランドを指定するイミディエイトデータフィールドを設ける。 - 特許庁

When the actual memory address and the target memory address are different, the system adjusts each internal pointer within the file (104) by an offset value so that the internal pointers point to intended locations in the file (104).例文帳に追加

実際のメモリアドレスおよびターゲットメモリアドレスが異なる場合、本システムはオフセット値を生成し、オフセット値によってファイル（１０４）内のそれぞれの内部ポインタを調整し、内部ポインタがファイル（１０４）内の意図する位置を示すことを可能にする。 - 特許庁

The address offset addition circuits 21-1 and 21-2 add predetermined offset values to addresses output from processors (for example, CPUs) 20-1 and 20-2 that access a memory 10, respectively, and output the addition results.例文帳に追加

アドレスオフセット加算回路２１−１，２１−２は、メモリ１０に対するアクセスをそれぞれ行うプロセッサ（例えば、ＣＰＵ）２０−１，２０−２からそれぞれ出力されるアドレスに、所定のオフセット値をそれぞれ加算して加算結果をそれぞれ出力する。 - 特許庁

The address queue control circuit 19A shifts the offset OFS of the register 241 to an offset field of the register 211 via a selector 261 after reading the content of the register 211, and resets an effective flag EF and waiting state WS of the register 241.例文帳に追加

アドレスキュー制御回路１９Ａは、レジスタ２１１の内容を読み出させた後、レジスタ２４１のオフセットＯＦＳを、セレクタ２６１を介しレジスタ２１１のオフセットフィールドにシフトさせ、レジスタ２４１の有効フラグＥＦ及び待ち状態ＷＳをリセットする。 - 特許庁

An interrupt processing routine calling mechanism MAP is provided with a register which registers the offset group of each interrupt processing routine, and the offset of the interrupt processing routine corresponding to the device which generates the interrupt request is searched from the interrupt generating device information INTSEL, and added to the original address.例文帳に追加

ＭＡＰは、各割り込み処理ルーチンのオフセット群を置数するレジスタを備え、割り込み発生装置情報から前記割り込み要求を発生した装置に対応した割り込み処理ルーチンのオフセットを割り出してオリジン・アドレスに加算する。 - 特許庁

To set a focus offset quantity with which an optical information recording and reproducing device can detect an accurate address even in a recorded area in a PCA area.例文帳に追加

光学的情報記録再生装置において、ＰＣＡ領域の記録済み領域でも適正な物理アドレスを検出できるフォーカスオフセット量の設定を可能とする。 - 特許庁

The time search table 50 comprises a time stamp 51, a decode start point 52 in cross-reference with the time stamp 51, and a GOP address offset 53 in cross-reference with the time stamp 51.例文帳に追加

タイムサーチテーブル５０は、タイムスタンプ５１と、タイムスタンプ５１に対応付けられた復号開始ポイント５２と、タイムスタンプ５１に対応付けられたＧＯＰ位置オフセット５３とから成る。 - 特許庁

Addresses for converting base register-relative instructions are determined from the calculated projected address and respective distance values (D1, D2) of the instructions subtract the offset D.例文帳に追加

ベースレジスタ相対命令を変換するためのアドレスは、算出された投影アドレス及び命令のそれぞれの距離値（Ｄ１．Ｄ２）からオフセットＤを引いた値によって求められる。 - 特許庁

The bridged-over information comprises a flag denoting the presence/absence of bridged-over cell, a payload part of the ATM cell including the bridged-over cell and an offset address denoting the position of the bridged- over cell.例文帳に追加

またがり情報は、セルのまたがりの有無を示すフラグ、またがりセルを含むＡＴＭセルのペイロード部、及びまたがりセルの位置を示すオフセットアドレス値で構成される。 - 特許庁