「output data buffer」に関連した英語例文の一覧と使い方(17ページ目) - Weblio英語例文検索

If it is not required to create the image zone information, the compression/decompression circuit 1406 at the image compressing/decompressing section 1405 is set to have a low compression rate (S2008), and the output of the image zone data buffer is made ineffective (S2009).例文帳に追加

像域情報を作成する必要が無いと判断した場合には画像圧縮伸張部1405の圧縮伸張回路1406の設定を圧縮率が低くなるようにし（S2008）、同時に像域データバッファの出力を無効にする（S2009)。 - 特許庁

The read counter 4 increments synchronously with the read clock CKr only while the write end signal is inputted, and an output signal controller outputs data stored in the buffer indicated by the incremented value Cr.例文帳に追加

読み出しカウンタ４は、書き込み終了信号が入力されている間のみ、読み出しクロックＣＫｒに同期してインクリメントし、出力信号制御部は、そのインクリメント値Ｃｒが示すバッファに格納されたデータを出力する。 - 特許庁

An open system file input/output means 41 acquires the command in the command I/O buffer indicated by the instruction in the channel program with the inter-OS data transfer means 3 and executes the system-provided function corresponding to the command.例文帳に追加

オープン系ファイル用入出力手段41は、チャネルプログラム中の指令が指し示す上記コマンド用I/O バッファ中のコマンドを、OS間データ転送手段３を用いて取得し、そのコマンドに対応するシステム提供関数を実行する。 - 特許庁

Before the logic level of CE* terminal becomes H level, a buffer 6 fetches the read data while a latch control signal BLTCH is at the H level, the output is immediately turned into high impedance and the access with the flash ROM 2 is finished.例文帳に追加

バッファ６は、ＣＥ^* 端子の論理レベルがＨレベルになる前にラッチ制御信号ＢＬＴＣＨがＨレベルである間にリードデータを取り込み、直ぐに出力をハイインピーダンスにしてフラッシュＲＯＭ２とのアクセスを終了する。 - 特許庁

Signals read out to two sense amplifiers 16, 18 are converted into a control signal by an output switching circuit 20, and conduction states of four MOS transistor included in a data buffer 24 is decided by this control signal.例文帳に追加

２つのセンスアンプ１６、１８に読出された信号は出力切換回路２０によって制御信号に変換され、この制御信号によってデータ出力バッファ２４に含まれる４つのＭＯＳトランジスタの導通状態が定まる。 - 特許庁

A control circuit 6 controls a writing point for making data demodulated through a demodulator circuit 3 in the ring buffer memory 5 store, a reproducing point for reading data resulting from error-correction processing by the error-correction circuit 9, a reproducing point for indicating a position of data applied to the error-correction circuit 9, and a writing point for writing output data from the error-correction circuit 9.例文帳に追加

制御回路６は、リングバッファメモリ５の、復調回路３で復調されたデータを記憶させる書き込みポイント、誤り訂正回路９により誤り訂正処理がなされたデータを読み出す再生ポイント、誤り訂正回路９に供給するデータの位置を表す再生ポイント、および誤り訂正回路９からの出力データを書き込む書き込みポイントを制御する。 - 特許庁

In the image compander which inputs image data or outputs compressed code data in compressing and expanding an image, the data to be inputted or outputted are expressed by using a frame descriptor and a buffer descriptor, and these descriptors are applied to a DMA (direct memory access) controller 4, thereby automatically adjusting input/output of the data into/from an image compander circuit 2.例文帳に追加

画像の圧縮伸張を行う際にイメージデータの入力または圧縮コードデータの出力をおこなう画像圧縮伸張装置において、この入力または出力のデータをフレームディスクリプタおよびバッファディスクリプタを用いて表現し、これらのディスクリプタをＤＭＡコントローラ４へ適用することによって、自動的に画像圧縮伸張回路２へのデータ入出力を調整する。 - 特許庁

A marker for synchronism and a marker for data which are provided in parallel and a 1st and a 2nd optical sensor which detect the marker for synchronism and marker for data respective are relatively moved and output signals corresponding to the marker for synchronism and marker for data which are detected by the 1st and 2nd optical sensors are registered in a data registration buffer.例文帳に追加

互いに平行に設けられた同期用マーカー及びデータ用マーカーと、前記同期用マーカー及びデータ用マーカーをそれぞれ検出する第１の光学式センサ及び第２の光学式センサとを相対的に移動させ、第１、第２の光学式センサによって検出された同期用マーカー及びデータ用マーカーに対応する出力信号をそれぞれデータ登録バッファに登録する。 - 特許庁

An interface section 12 consecutively receives compressed data with an optional size by one frame, a JPEG expansion block 18 expands the compressed data by 1 MCU (minimum coding unit) while receiving the compressed data, a resize block 26 applies resolution conversion to the expanded data to have an image size of a desired output image by each block comprising 8×8 pixels and allows a V resize buffer 24 to store the result.例文帳に追加

インターフェース部１２から任意サイズの圧縮データを１コマ分連続的に受信し、この圧縮データを受信しながらその圧縮データを１ＭＣＵ（最小符号化単位）ごとにJPEG伸張ブロック１８で伸張し、リサイズブロック２６で８×８画素のブロックごとに所望の出力画像の画像サイズに解像度変換してＶリサイズバッファ２４に保持させる。 - 特許庁

In an extending processing section 12, weighting is imposed so that an extending rate for a co-articulation section between vowels in sonant data which are output from an analysis buffer section 6a by analysis by a sound analysis section 6 may be made smaller than the extending rate to the vowel in sonant data, and extending processing is performed to the sonant data with each extending rate.例文帳に追加

伸張処理部１２は音声分析部６による分析によって分析バッファ部６ａから出力された上記有音データのうち、母音間の調音結合部分に対する伸張率を有音データ中の母音に対する伸張率よりも小さくする重み付けを行って、上記有音データを各伸張率にて伸張処理する。 - 特許庁

To provide an AV (audio video) output device connected to a prescribed device such as a PC through a USB, a PCI or the like, wherein the prescribed device side can perform AV synchronizing processing in the case of complementing video data when the video data storing quantity of a buffer for storing non-compressed AV data transferred from the prescribed device is reduced lower than prescribed quantity.例文帳に追加

ＰＣ等の所定装置にＵＳＢやＰＣＩ等を介して接続されるＡＶ（オーディオ・ビデオ）出力デバイスに関し、所定装置から転送される非圧縮ＡＶデータを格納するバッファのビデオ・データ格納量が所定量を下回った場合において、ビデオ・データの補完を行った場合、所定装置側でＡＶ同期処理ができるようにする。 - 特許庁

In a data control circuit 1, a warning status flag 409 is enabled when the free space in the buffer memory 3 decreases to a predetermined level, and control is performed for halting input data loading, upon detecting that the warning status flag 409 is enabled, while restart information for restarting output of the input data is held.例文帳に追加

バッファーメモリー部３の空き容量が減少し所定の容量になったときにワーニングステータスフラグ４０９を有効とし、ワーニングステータスフラグ４０９が有効であることを検知すると、入力データの取込み停止の制御を行うと共に、前記入力データの出力を再開させるための再開情報を保持するデータ制御回路１を提供する。 - 特許庁

A reading control part 223 controls a reading unit 214 on the basis of the resultant determination so as to read coefficient data from a buffer 104 at such timing that an inverse wavelet transform unit 105 can output the image data in a base band by two lines every other horizontal synchronization period, and supplies the coefficient data to the inverse wavelet transform unit 105.例文帳に追加

読み出し制御部２２３は、その判定結果に基づいて読み出し部２１４を制御し、ウェーブレット逆変換部１０５がベースバンドの画像データを水平同期期間１つおきに２ラインずつ出力することができるようなタイミングで、係数データをバッファ部１０４から読み出させ、ウェーブレット逆変換部１０５に供給させる。 - 特許庁

A roadside communication device 2 comprises an MAC processing unit 41 which holds the transmission data given from an application layer 40 sequentially in a transmission buffer 41a for holding the transmission data, and a PHY processing unit 42 which transmits the transmission data output from the MAC processing unit 41 by using a plurality of first slots SL1 placed in the time axis direction.例文帳に追加

本発明の路側通信機２は、アプリケーション層４０から与えられる送信データを、当該送信データを保持するための送信バッファ４１ａに順次保持するＭＡＣ処理部４１と、時間軸方向に複数配置される第１スロットＳＬ１を用いて、ＭＡＣ処理部４１が出力する送信データを送信するＰＨＹ処理部４２とを備えている。 - 特許庁

The output buffer circuit 1 is provided with a first level converter circuit 21 for outputting a signal B with a ground and an external output interface power supply potential VDH, defined as amplitude range on the basis of a data input signal A with the ground and a power supply potential VDL, at a semiconductor chip core side defined as an amplitude range.例文帳に追加

出力バッファ回路１は、グランドと半導体チップコア側の電源電位ＶＤＬとを振幅範囲とするデータ入力信号Ａに基づいて、グランドと外部出力インターフェース電源電位ＶＤＨとを振幅範囲とする信号Ｂを出力する第１レベルコンバータ回路２１を備えた。 - 特許庁

An address correction part 123 stores the reading and writing addresses of a buffer memory part 119 when reproduction is stopped, corrects an address so as to read reproduction data subsequent to the stored reading address without waiting for the rotational stability of a disk 110 when the reproduction is resumed, and quickly starts the output of subsequent data from the buffer memory part 119.例文帳に追加

アドレス補正部１２３は、再生を停止する際にバッファメモリ部１１９の読み出しアドレスと書き込みアドレスを記憶し、再生を再開する際に、ディスク１１０の回転安定を待つことなく、記憶した読み出しアドレスの続きから再生データの読み出しを行うようアドレスを補正し、バッファメモリ部１１９内の続きのデータをすぐに出力開始できるようにすることにより、上記課題を解決する。 - 特許庁

This data exchanging device is provided with a buffer 8 making ATM cells temporarily undergo standby queue at an output port 6, reads ATM cells when the ATM cells constituting the same packet are assembled in the buffer 8, performs VPI/VCI conversion of the ATM cells in a packet unit and outputs the ATM cells in a data exchanging device exchanging ATM cells in which a variable length packet is divided into a fixed length blocks.例文帳に追加

この発明に係るデータ交換装置は、可変長パケットを固定長ブロックに分割したＡＴＭセルを交換するデータ交換装置において、出力ポート６にＡＴＭセルを一時的に待機行列させるバッファ８を備え、そのバッファ８に同一のパケットを構成するＡＴＭセルがそろうと読み出してパケット単位でＡＴＭセルのＶＰＩ／ＶＣＩ変換を行い出力するようにした。 - 特許庁

The signal drive circuit comprises: a digital/analog converter (DAC) producing a primary analog voltage based on digital data; and an output circuit that selectively outputs a secondary analog voltage to a load by an analog buffer based on the primary analog voltage, or selectively outputs the primary analog voltage to a load without passing through the analog buffer.例文帳に追加

信号駆動回路は、デジタルデータに基づいて第一アナログ電圧を発生するデジタル／アナログコンバータ（ＤＡＣ）と、第一アナログ電圧に基づいてアナログバッファによって第二アナログ電圧をロードに選択的に出力、またはアナログバッファを通過することなしに第一アナログ電圧をロードに選択的に出力する出力回路とを含む。 - 特許庁

The signal driving circuit includes the digital-to-analog converter (DAC) which generates the first analog voltage based on the digital data, and the output circuit which selectively outputs the second analog voltage to a load by the analog buffer based on the first analog voltage or selectively outputs the first analog voltage to the load without passing through the analog buffer.例文帳に追加

デジタルデータに基づいて第一アナログ電圧を発生するデジタル／アナログコンバータ（ＤＡＣ）、前記第一アナログ電圧に基づいて、アナログバッファによって第二アナログ電圧をロードに選択的に出力、または前記アナログバッファを通過することなしに、前記第一アナログ電圧を前記ロードに選択的に出力する出力回路を含む信号駆動回路。 - 特許庁

When the user selects the discharge order priority mode, a computer 200 of the image output device 1 decides a printer for transferring an image data to be printed next and determines whether the status of the object printer is normal and there is a free buffer.例文帳に追加

利用者が排出順優先モードを選択すると、画像出力装置１のコンピュータ２００は、次に印刷する画像データを転送するプリンタを決定し、対象のプリンタのステータスが正常、かつバッファに空きがあるかどうかを判定する。 - 特許庁

To provide a liquid crystal display device integrated type memory capable of tinning the main body of a computer and capable of reducing the manufacturing cost of a memory and, moreover, capable of being used suitably as buffer of various input/output data as well, and a computer which is mounted with the memory.例文帳に追加

コンピュータ本体の薄型化を図り、メモリの製造コストを低減することができ、さらに各種入出力データのバッファとしても好適に使用できる液晶表示装置一体型メモリおよびこれを搭載したコンピュータを提供する。 - 特許庁

If a switching end device receives media output notification from a switching source device, a switch 401 is connected with a contact B, and all image data stored in an extended media buffer 402 are inputted in a decoder 201 from a head frame (I frame).例文帳に追加

切替先デバイスが切替元デバイスからメディア出力通知を受け取ると、スイッチ４０１は接点Ｂと接続し、拡張メディアバッファ４０２に蓄積されているすべての画像データが、先頭フレーム（Ｉフレーム）よりデコーダ２０１に入力される。 - 特許庁

When the signal 22 is inputted to the uppermost stream I/O device 31 outputting a bus use request signal 21, a try state buffer 303 sends an output from the test part 301 to the processor 1 as a data bus signal 2.例文帳に追加

バス使用要求信号２１を出力した入出力装置のうちの最上流では、バス使用許可信号２２が入力されると、トライステートバッファ３０３が試験部３０１の出力をデータ・バス信号２としてプロセッサ１に送出する。 - 特許庁

When an amount of image data read from an original, which is stored in a buffer, is less than a predetermined first threshold, the image reading apparatus accelerates original transport to maintain a predetermined speed and starts the output of a read signal from the start of original transport.例文帳に追加

画像読取装置は、バッファに格納された原稿の読み取り画像データの量が所定の第１の閾値未満となった場合に、原稿の搬送を加速して所定速度を維持し、原稿の搬送の開始から読取信号の出力を開始する。 - 特許庁

To provide a control method that can obtain impartiality and high throughput without the need for complicated arithmetic processing in a communication device having an input buffer switch fabric with a virtual output queuing in its inside and handling fixed length or variable length data.例文帳に追加

仮想出力キューイングを有する入力バッファ型スイッチファブリックを内部に持ち、固定長或いは可変長データを扱う通信装置において、複雑な演算処理を必要とせず、公平で、かつ、高いスループットを得られる制御手法を提供する。 - 特許庁

A reproduction speed control part 142 reads buffer capacity Br for reception and sets a reproduction rate v_0 for reproduction at a speed slower than a standard reproduction speed for reproduction of data by an output means when a specified threshold value Bu is not reached.例文帳に追加

再生速度制御部１４２にて、受信用バッファ容量Ｂｒを読み取り、所定の閾値Ｂｕを下回ると、出力手段でデータを再生させる標準再生速度より遅い速度で再生する状態となる再生レートｖ_０を設定する。 - 特許庁

A transmit signal switching part 104 outputs the output signal of an error correction encoding part 102 to a modulation part 106 when inputting a signal requesting new data transmission and outputs a signal accumulated in a buffer 103 to the modulation part 106 when inputting a signal requesting data resending.例文帳に追加

送信信号切替え部１０４は、新規データ送信を要求する信号を入力した場合、誤り訂正符号化部１０２の出力信号を変調部１０６に出力し、データ再送を要求する信号を入力した場合、バッファ１０３に蓄積されている信号を変調部１０６に出力する。 - 特許庁

An inclination correction value calculating part 10 finds an inclination correction value to be found from the size of the error and the number of samples in the frame and a decoded data correcting part 11 corrects the error frame so as to continue it with the next frame by distributing the inclination correction value to the respective sample values in the error frame outputted from a decoded data output buffer.例文帳に追加

傾斜補正値算出部１０はエラーの大きさとフレーム内サンプル数とにより求まる傾斜補正値を求め、復号データ補正部１１は傾斜補正値を復号後データ出力バッファから出力されるエラーフレーム内の各サンプル値に配分してエラーフレームを次フレームと連続するように補正する。 - 特許庁

The nonvolatile semiconductor memory device has a memory cell array 1 using electrically rewritable NAND cells, a column decoder 4, a bit line control circuit 2, a word line control circuit 6, and a data input/output buffer 4, wherein previous writing and confirmation reading are performed after batch erasing of data to put erased memory cells into a desired threshold-value range.例文帳に追加

電気的書き換え可能なＮＡＮＤ型セルを用いたメモリセルアレイ１、カラムデコーダ４、ビット線制御回路２、ワード線制御回路６、データ入出力バッファ４を有し、データの一括消去後に事前書き込みと確認読み出しを行って消去されたメモリセルを、所望のしきい値範囲に追い込むようにした。 - 特許庁

This disk drive reads data from a disk at an initial rotation speed to store in a temporary buffer memory (S2) when the reproduction of the disk is started, reads the sequential sound signal data to decode it (S3), applies digital processing by a DSP for adjusting volume, and sound quality (S4), and outputs it to the audio output circuit (S5).例文帳に追加

デリスクの再生が開始されると、初期設定の回転速度でディスクからデータを読み取って一時記憶用のバッファメモリに保存し（Ｓ２）、順次音声信号データを読み出してデコードし（Ｓ３）、ＤＳＰにより音量調整や音質調整その他のデジタル処理を施し（Ｓ４）、オーディオ出力回路に出力する（Ｓ５）。 - 特許庁

In the case of inputting a signal for requesting the transmission of new data, a transmission signal switching part 104 outputs the output signal of an error correction encoding part 102, and in the case of imputing a signal for requesting data retransmission, the transmission signal switching part 104 outputs a signal stored in a buffer 103 to a modulating part 106.例文帳に追加

送信信号切替え部１０４は、新規データ送信を要求する信号を入力した場合、誤り訂正符号化部１０２の出力信号を変調部１０６に出力し、データ再送を要求する信号を入力した場合、バッファ１０３に蓄積されている信号を変調部１０６に出力する。 - 特許庁

When starting playback of a TS from a recording medium and when switching between trick play and normal play, a playback system for outputting a stream at the timing similar to input timing in recording, and a playback system for monitoring the amount of data stored in a buffer of a decoder to control the stream output in accordance with the amount of data are appropriately selected.例文帳に追加

記録媒体からのTS再生開始時、および特殊再生と通常再生を切り換える際に、記録時の入力タイミングと同様なタイミングでストリーム出力を行う再生方式と、デコーダのバッファに蓄積されたデータ量を監視し、それに合わせてストリーム出力を制御する再生方式とを適宜使い分ける。 - 特許庁

To provide an optical disk player which can output second data read from a second sector of an optical disk and recorded in a buffer memory when the second sector is designated after outputting first data read from a first sector of an optical disk to a processing circuit for reproducing information, and to provide a program.例文帳に追加

情報の再生を行う処理回路に対し、光ディスクの第１セクタから読み出される第１データを出力した後、第２セクタが指示された場合、バッファメモリに既に記録されている第２セクタから読み出された第２データを出力することが可能な光ディスク再生装置、プログラムを提供することを目的とする。 - 特許庁

To provide a recording apparatus and a recording method for decreasing the capacity of a buffer memory even when a video data recorder having an interface with e.g., a computer adopts the recording apparatus and the recording method is configured to input/output the data to/from the computer so as to enhance the affinity with the computer.例文帳に追加

記録装置及び記録方法に関し、例えばコンピュータとの間のインターフェースを有するビデオデータの記録装置に適用して、コンピュータとの間でもデータを入出力できるように構成してコンピュータとの親和性を高める場合でも、バッファメモリの容量を小さくすることができるようにする。 - 特許庁

A buffer part 21, on the other hand, outputs the sample data stored in the first storage area 200_1 to a DAC 601 and transfers the sample data stored in the second storage area 200_2 to the first storage area 200_1 according to a clock signal A output from a timer 501 in each sampling cycle.例文帳に追加

一方、バッファ部２１は、サンプリング周期毎にタイマ５０１から出力されるクロック信号Ａに従って、先頭の格納領域２００＿１に格納されているサンプルデータをＤＡＣ６０１へと出力し、２番目の格納領域２００＿２に格納されているサンプルデータを先頭の格納領域２００＿１に転送する。 - 特許庁

A picture data control circuit 18 transfers the processed picture from the circuit 16 and an output picture from the circuit 30 between an intermediate buffer 20, a compression/ extension processing circuit 22 and a main memory 14 respectively as a main picture and the thumbnail.例文帳に追加

画像データ制御回路１８は、色処理回路１６からの処理済み画像及びファイル用サムネイル処理回路３０の出力画像をそれぞれ主画像及びサムネイルとして、中間バッファ２０、圧縮伸長処理回路２２、及び主メモリ１４間で転送する。 - 特許庁

In this receiver and method, an adder 201-1 adds a signal selected by a switch 101 that is a signal obtained by subtracting a pilot symbol and a replica signal of a decoding data symbol from a receiving signal, and a replica signal of a pilot symbol which is output from a replica signal buffer 112.例文帳に追加

加算器２０１-1は、受信信号からパイロットシンボル及び復調データシンボルのレプリカ信号を除去した信号であるスイッチ１０１により選択された信号とレプリカ信号バッファ１１２から出力されたパイロットシンボルのレプリカ信号を加算する。 - 特許庁

To provide a plant data input/output device, which can sufficiently secure the reliability of a transmitting/receiving buffer memory with a simple configuration even without adding a redundant bit or the like for a parity check and further, does not increase the memory capacity for normality confirmation.例文帳に追加

パリティチェックのために冗長ビットなどを付加しなくても、簡単な構成でもって送受信バッファメモリの信頼性を十分に確保することができ、しかも、健全性確認のためのメモリ容量を増加させることがないプラント入出力装置を提供する。 - 特許庁

The data line driving circuit includes a buffer circuit (500) including inverters (501 to 503) having thin film transistors, which waveform-shape and output a transfer signal as a sampling control signal when the transfer signal is input from a shift register circuit (400), according to respective latch circuits.例文帳に追加

データ線駆動回路は、シフトレジスタ回路（４００）から転送信号が入力されると、波形整形してサンプリング制御信号として出力する薄膜トランジスタを有するインバータ（５０１〜５０３）を、各ラッチ回路に対応して夫々含むバッファ回路（５００）を備える。 - 特許庁

An input/output buffer 80 of the synchronous semiconductor memory device 100 receives a test mode signal from a control circuit 410, takes in data from a terminal 421 synchronizing with a clock signal CLK, writes it in a memory array 60, and outputs read-out data from the memory array 60 to the terminal 421 synchronizing with an internal data strobe signal from a DQS signal generating circuit 70.例文帳に追加

同期型半導体記憶装置１００の入出力バッファ８０は、コントロール回路４１０からのテストモード信号を受けてクロック信号ＣＬＫに同期して端子４２１からデータを取込み、メモリアレイ６０に書込むとともに、メモリアレイ６０からの読出データをＤＱＳ信号発生回路７０からの内部データストローブ信号に同期して端子４２１へ出力する。 - 特許庁

The noise reduction circuit is configured such that a delay circuit is inserted to each bit of each semiconductor to individually shift an inversion timing of output data so as to deviate a peak timing of the transient current momentarily flowing through the output IO buffer thereby reducing a noise due to a sudden change in a power supply voltage and a GND voltage in the inside of each semiconductor.例文帳に追加

半導体の出力の各ビット毎に遅延回路を挿入して出力データの反転のタイミングを個々にずらし、出力ＩＯバッファで瞬間的に流れる過渡電流のピークタイミングをずらすことにより、半導体内部の電源電圧およびＧＮＤ電圧の急変によるノイズを低減させるように構成する。 - 特許庁

To provide an image processing board and an image processing program which can store a compressed image with the possibly highest quality according to the capacity of an output side memory in an image processing board such as a buffer board which performs a data compression by a JPEG system or the like.例文帳に追加

ＪＰＥＧ等の方式によってデータ圧縮を行うバッファ基板等の画像処理基板において、出力側メモリの容量に応じてできる限り高品質な圧縮画像を保管することが可能な画像処理基板および画像処理プログラムを提供する。 - 特許庁

Input nodes of first inverters MP3, MN11 are connected to the first node N1, output nodes of the first inverters MP3, MN11 are connected to the second node N2, and a third transistor MP1 made into an off-state when data is input to the page buffer P/B is connected between the first inverters MP3, MN11 and a power source terminal Vdd.例文帳に追加

第１インバータMP3,MN11の入力ノードは、第１ノードN1に接続され、第１インバータMP3,MN11の出力ノードは、第２ノードN2に接続され、第１インバータMP3,MN11と電源端子Vddの間には、データをページバッファP/Bに入力するときにオフ状態となる第３トランジスタMP1が接続される。 - 特許庁

The address setting part 4 sets the address of the picture data to be outputted from the information on the read coordinates provided by the coordinate setting part 3 and the information on the coordinate positions of each area provided by the area setting part 2, and instructs graphic memory 5 to output the address via a buffer 6.例文帳に追加

アドレス設定部４では、座標位置設定部３より与えられる読み出し座標の情報と領域設定部２より与えられる各領域の座標位置に関する情報から、出力する画像データのアドレスを設定し、バッファ６を介して出力するようにグラフィックメモリ５に指示する。 - 特許庁

The buffer memories 74A, 74B, 74C consisting of shift registers have memory capacities dependent on the mutual distance interval of the partial projection areas, and shifts the projection positions of division pattern images from each other by adjusting the time it takes from the input to the output of the raster data.例文帳に追加

シフトレジスタで構成されるバッファメモリ７４Ａ、７４Ｂ、７４Ｃは、部分投影エリアの相互距離間隔に応じてそれぞれメモリ容量が相違し、ラスタデータの入力から出力するまでにかかる時間を調整することによって、分割パターン像の投影位置を等距離間隔で互いにずらす。 - 特許庁