「output data buffer」に関連した英語例文の一覧と使い方(16ページ目) - Weblio英語例文検索

In a structure wherein printing data are spread and processed by using a rebuildable hardware, two sets of buffer groups each made up by combining input and output buffers whereto the same type access made available in a processing unit such as a band unit are formed.例文帳に追加

再構成可能ハードウェアを用いて印刷データを展開処理する構成において、バンド単位等の処理単位で同一タイプアクセスが発生する入出力バッファを組み合わせたバッファ・グループを２組構成した。 - 特許庁

To realize reliable data transfer by maintaining matching of input and output pointers, especially without structural complexity, in a first-in, first-out (FIFO) system buffer device used, for example, in a disk controller.例文帳に追加

例えばディスクコントローラなどに使用するＦＩＦＯ方式のバッファ装置において、特に構成の複雑化を招くことなく、入出力ポインタの整合性を維持して、確実なデータ転送を実現することにある。 - 特許庁

A buffer 107 stores output data of the FFT circuit 104 firstly and secondly, respectively, and S/N detection circuit 106 calculates an S/N value and outputs it to an FFT window control circuit A105.例文帳に追加

１回目と２回目それぞれにおいて、バッファ１０７ではＦＦＴ回路１０４の出力データを保存し、Ｓ／Ｎ検出回路１０６ではＳ／Ｎ値を計算し、ＦＦＴウィンドウ制御回路Ａ１０５に出力する。 - 特許庁

A reception section (2) is configured by connecting the one terminal of a reception coil (9) arranged corresponding to the transmission coil (8) to ground, and connecting the other terminal of the reception coil (9) to a data output terminal (11) via a three-state buffer (10).例文帳に追加

送信コイル(８)に対応して配置した受信コイル(９)の一端を接地するとともに、受信コイル(９)の他端をスリーステートバツファ(10)を介してデータ出力端子(11)に接続して受信部(２)を構成した。 - 特許庁

The presence or absence of driving transferred from the shift register in the state of keeping the first switch held closed to the latch circuit side is memorized in the latch circuit and the output of the buffer circuit is controlled by opening and closing the second switch based on the memorized data.例文帳に追加

第１スイッチをラッチ回路側に閉じた状態でシフトレジスタから転送される駆動の有無をラッチ回路に記憶させ、記憶データに基づいて第２スイッチを開閉してバッファ回路の出力を制御する。 - 特許庁

To realize a variable length packet switch that conducts switching in matching with a characteristic of traffic while suppressing a cost of a data transfer path and the switch while utilizing features of a cross point buffer system where input output ports are asynchronously in operation.例文帳に追加

各入出力ポートが非同期で動作するクロスポイントバッファ方式の特長をいかしながら、データ転送バス、スイッチのコストを抑え、トラフィックの特性に合わせたスイッチングを行う可変長パケットスイッチを実現する。 - 特許庁

Image data VDATA provided to an input processor 11A are passed through a filter 12, stored in an FIFO buffer 13, then read out sequentially from an output section 14A, and transferred to the outside.例文帳に追加

入力処理部１１Ａに与えられた画像データＶＤＡＴＡは、フィルタ１２でフィルタ処理が施されてＦＩＦＯバッファ１３に格納された後、出力部１４Ａから順次読み出されて外部へ転送される。 - 特許庁

The integrated circuit device 1 comprises four or more buffers 20, a buffer control part 30 which controls write processing of data to the buffers and read processing of data from the buffers based on a command from a host 100, and a reproduction voice data output processing part 50 which is adapted so that a plurality of voice data can be simultaneously received, and outputs reproduction voice data based on the simultaneously input voice data.例文帳に追加

集積回路装置１は、４個以上のバッファ２０と、ホスト１００からのコマンドに基づいて、バッファへのデータの書き込み処理、及び、バッファからのデータの読み出し処理を制御するバッファ制御部３０と、複数の音声データを同時に受け付け可能に構成されており、同時に入力された音声データに基づいて、再生用の音声データを出力する再生音声データ出力処理部５０とを含む。 - 特許庁

As for each defective memory cell (unit bit defect) by a so-called random defect without providing any redundant cell array, data to be stored in the defective memory cell is held by a latch circuit 22 disposed between column data 12 and an I/O buffer 21, and the held data is output in place of the data of the defective memory cell.例文帳に追加

冗長セルアレイを持たず、所謂ランダム欠陥による各個の欠陥メモリセル（単ビット欠陥）に関して、この欠陥メモリセルに格納されようとするデータを、列データ１２と入出力バッファ２１との間に設けられたラッチ回路２２によってデータを保持し、また、該保持されたデータを欠陥メモリセルのデータに替えて出力するようにした。 - 特許庁

At that time, the transaction in the new software prepares exclusive information related with data to be inputted and outputted on the new software by using a mutual exclusive control part so that the transactions in the both software can operate the input and output of data without any contradiction, and the uniqueness of the data can be guaranteed by temporarily invalidating a data buffer part.例文帳に追加

この時、新たなソフトウェア中のトランザクションは相互排他制御部を用いて新たなソフトウェア上にも入出力を行なうデータに関する排他情報を作成することで、両ソフトウェア中のトランザクションが矛盾の無いデータ入出力を行い、データバッファ部を一時的に無効とすることでデータの一意性を保証することが出来る。 - 特許庁

An output exchange switch SW for sensor selection is provided between a buffer BFO in the final stage connected with one output terminal Mout and each transmission path of the buffers BF-A-BF-C, and one of each sensor is selected under the control of a sensor selection control circuit SSC, and the output data are obtained at the output terminal Mout.例文帳に追加

一つの出力端子Ｍｏｕｔに繋がる最終段のバッファＢＦＯと上記バッファＢＦ−Ａ〜−Ｃの各伝達経路との間に上記センサ選択の出力切換えスイッチＳＷが設けられ、センサ選択制御回路ＳＳＣの制御により各センサのうちの一つを選択し、その出力データが出力端子Ｍｏｕｔで得られるようになっている。 - 特許庁

When low enable signals are inputted to an output control circuit 6 for which respective circuit elements perform an operation by the power supply voltage of 3 V, regardless of the value of the data signals, low signals are sent out both from an inverter 13 and a buffer 14 to the output circuit 7.例文帳に追加

３Ｖの電源電圧によって、各回路素子が動作を行う出力制御回路６に、Ｌｏｗのイネーブル信号が入力されたとき、データ信号の値にかかわらず、インバータ１３及びバッファ１４から、共にＬｏｗの信号が出力回路７に送出される。 - 特許庁

When such a state occurs that the semiconductor device 25 is fractured by some cause during burn-in and that the data are outputted continuously from the output terminal 4 for burn-in, a burn-in state detection circuit 5 switches the output terminal 4 for burn-in to HiZ by controlling a tristate buffer 6.例文帳に追加

バーンイン状態検知回路５は、バーンイン中に何らかの原因で半導体装置２５が破壊し、バーンイン用出力端子４からデータが出力され続けるような状態に陥った場合に、トライステートバッファ６を制御してバーンイン用出力端子４をＨｉＺにする。 - 特許庁

Then, in the control LSI 1, a selector 11 for switching output signals g1 from the internal circuit 14 of the control LSI 1 to the memory 8 for the data storage and the signals i1 inputted from external input/output signals d1 through an interface buffer 3 is provided.例文帳に追加

このセレクタ１１により、制御ＬＳＩ１が選択されている動作モード時には、メモリ８は、その制御ＬＳＩ１が使用し、またメモリを内蔵していないその他の制御ＬＳＩ２が選択されている動作モード時には、制御ＬＳＩ１の外部端子には、メモリ８の信号が割り付けられる。 - 特許庁

A buffer control section 105 makes all the try-state buffers 104-1 to 104-n a signal output state at the time of writing data, makes only a part of (n) pieces of the try-state buffers a signal output state selectively at the time of bit processing, and makes the other try-state buffers high impedance.例文帳に追加

バッファ制御部１０５は、データの書き込み時にはトライステートバッファ１０４−１〜１０４−ｎをすべて信号出力状態にし、ビット処理時にはｎ個のトライステートバッファの一部のみを選択的に信号出力状態にして他のトライステートバッファをハイインピーダンスにする。 - 特許庁

To provide an output buffer circuit which prevents waveform distortions from occurring due to the asynchronous supply of data signals and impedance codes and takes in a latest impedance code, to suppress the mismatch of its output impedance from the characteristic impedance of a transmission line.例文帳に追加

データ信号及びインピーダンスコードが非同期に供給されることによる波形歪みの発生を防止しつつ、最新のインピーダンスコードを取り込むことで出力インピーダンスと伝送線路の特性インピーダンスの整合のずれを抑止することが可能な出力バッファ回路を提供する。 - 特許庁

The input and output device 4 connected between the active system computer 2 and a standby system computer 3 performing the same arithmetic processing, and external apparatuses 6 and 7 stores data received from the external apparatuses 6 and 7 in an input data buffer 43, and then inputs the data to both the computers 2 and 3.例文帳に追加

同一の演算処理を行う稼動系計算機２及び待機系計算機３と外部機器６，７との間に接続された入出力装置４は，外部機器６，７から受信したデータを入力データバッファ４３に格納してから稼動系計算機２及び待機系計算機３の両方に入力する。 - 特許庁

METHOD, COMPUTER PROGRAM AND APPARATUS FOR MANAGING ADDRESS TRANSLATION FOR ACCESS TO BUFFER DATA STRUCTURE USED IN NETWORK DEVICE DRIVER TO COMMUNICATE WITH NETWORK INPUT/OUTPUT (I/O) ADAPTER IN DATA PROCESSING SYSTEM (APPARATUS AND METHOD FOR COMMUNICATING WITH NETWORK ADAPTER USING QUEUE DATA STRUCTURE AND CACHED ADDRESS TRANSLATION)例文帳に追加

データ処理システム内でネットワーク入出力（Ｉ／Ｏ）アダプタと通信するためにネットワーク・デバイス・ドライバによって使用されるバッファ・データ構造にアクセスするためのアドレス変換を管理するための方法、コンピュータ・プログラム、および装置（キュー・データ構造およびキャッシュされたアドレス変換を使用してネットワーク・アダプタと通信するための装置および方法） - 特許庁

The input/output device 1 is provided with a general-purpose interface control circuit 11, a serial interface control circuit 12, a memory 13, an interrupt control circuit 14, a data picking mode detection circuit 15, a data picking mode set switch 16, a display element 17, an MPU 20, a data buffer 23, and a lower interface control circuit 24.例文帳に追加

また、入出力装置１は、汎用インターフェイス制御回路１１，シリアルインターフェイス制御回路１２，メモリ１３，割り込み制御回路１４，データ採取モード検出回路１５，データ採取モード設定スイッチ１６，表示素子１７，ＭＰＵ２０，データバッファ２３及び下位インターフェイス制御回路２４を具備している。 - 特許庁

A CPU 101 adjusts the phases of modulation signals read from an effect waveform memory 11 with respect to the rising timing of music waveform data inputted from an input section 104 and modulates the data employing the phase adjusted modulation signals and stores the modulated data in an output buffer 105.例文帳に追加

ＣＰＵ１０１は、入力部１０４から入力された楽音波形データの立ち上がりタイミングに対して、エフェクト波形メモリ１１から読み出した変調信号の位相を合わせるように調整して、楽音波形データを位相調整した変調信号で変調して出力バッファ１０５にストアする。 - 特許庁

To provide a dedicated buffer service method and a system thereof, and a program thereof and a recording medium whereby an operating enterprise can partway predict a data traffic volume delivered through a data network so as to facilitate the arrangement of a network facility and its operation and users of the data network make a occupancy rate contract of input or output line buffers to enhance satisfaction in network utilization.例文帳に追加

運用事業者にとっては、データネットワークに流れるデータトラフィック量をある程度予測することができ、ネットワークの設備配備や運用を容易にするとともに、データネットワークのユーザにとっては、入力または出力回線用バッファの占有率を契約することで、ネットワーク利用上の満足度を向上させる。 - 特許庁

TAs(Terminal Adaptors) 2a, 2b use a data output timing adjustment section 218 to control read of bulk transfer data from a buffer 218a so that a frame synchronization character detected by a frame synchronization character detection section 216 is not divided into a plurality by a data transmission section 205 and not shared by network I/Fs 202a to 202c.例文帳に追加

ＴＡ２ａ、２ｂは、データ出力タイミング調整部２１８により、フレーム同期キャラクタ検出部２１６で検出されたフレーム同期キャラクタが、データ送信部２０５において複数に分割されて網Ｉ/Ｆ２０２ａ〜２０２ｃに振り分けられないように、バッファ２１８ａからのバルク転送データの読み出しを制御する。 - 特許庁

In the storage device, a buffer, where the procedure of a buffer tree is stored to be input to a plurality of boundary scans, is inserted into a signal path between a switching signal (Mode signal) to an output (gate) of each cell and a clock signal (UpdateDR signal) for a final data keeping means (flip-flop) of each cell.例文帳に追加

記憶装置には、さらに、バッファツリー生成の手順が記憶され、複数のバウンダリスキャンセルに入力される、各セルの出力（ゲート）切り替え信号（Ｍｏｄｅ信号）と、各セルの最終データ保持手段（フリップフロップ）のクロック信号（ＵｐｄａｔｅＤＲ信号）の信号経路に、バッファを挿入する。 - 特許庁

When a mute pattern detection section 48 detects a predetermined mute state in the accumulated voice data in the receive buffer 45, the detection section outputs a detection signal S48 of "1", and a reset signal S49 of "1" output from an AND gate 49 resets the receive buffer 45 and the mute pattern detection section 48.例文帳に追加

無音パタン検出部４８により、受信バッファ４５における蓄積音声データの所定の無音状態が検出されると、“１”の検出信号Ｓ４８が出力され、ＡＮＤゲート４９から出力される“１”のリセット信号Ｓ４９により、受信バッファ４５及び無音パタン検出部４８がリセットされる。 - 特許庁

The output section 10 inputs the transport packet to the decoder 20 according to the arrival time stamp of the source packet, and the decoder 20 allows the buffer TBn to have the capacity with which audio data for the time required for inputting an I picture being the initial picture of the TS2 into a video buffer TB1 can be buffered.例文帳に追加

出力部１０は、ソースパケットのアライバルタイムスタンプに従ってトランスポートパケットをデコーダ２０に入力するものとし、デコーダ２０は、そのオーディオバッファＴＢｎを、ＴＳ２の最初のピクチャであるＩピクチャをビデオバッファＴＢ１に入力するために要する時間分のオーディオデータをバッファリング可能な容量とする。 - 特許庁

The telop transmitter 10 is provided with a means for automatically receiving and preserving the mail of various kinds of data, a means for managing the schedule of telop transmission, a means for generating the image data of a telop on the basis of preserved layout information and transferring them to a frame buffer, and a means for synthesizing and outputting external input video signals and telop video signals output from the frame buffer.例文帳に追加

テロップ送出装置１０は、各種データのメールを自動的に受信、保存する手段、テロップ送出のスケジュールを管理する手段、保存されているレイアウト情報に基づいてテロップの画面データを生成してフレームバッファに転送する手段、外部入力映像信号とフレームバッファから出力されるテロップ映像信号とを合成して出力する手段とを備える。 - 特許庁

Differential value of the period of the predetermined number of cycles of an input clock signal from an expected value of the number of cycles of an output clock signal is calculated in each of a plurality of frames; timing correction is performed based on the differential value during the vertical blanking period of a next frame; and then the pixel data is read from the buffer to be output, in synchronization with an output clock signal.例文帳に追加

それぞれのフレームにおいて、入力クロック信号の所定のサイクル数の期間の出力クロック信号のサイクル数の期待値との差分値を算出し、次のフレームの垂直ブランキング期間に差分値にもとづいたタイミングの補正を行ってから、出力クロック信号に同期してバッファから画素データを読み出して出力する。 - 特許庁

The change of the adjacent address signal generated corresponding to a display data signal is detected and the ON resistance of a transistor of a pre-buffer constituting an output driver circuit is varied according to presence of the adjacent address signal change to control the change speed (the through rate of an output stage) of an output signal so that the transmission time becomes nearly constant.例文帳に追加

表示データ信号に応じて形成される隣接アドレス信号の変化を検出し、出力ドライバ回路を構成するプリバッファのトランジスタのオン抵抗を、隣接アドレス信号の変化の有無に応じて変化させて遷移時間がほぼ一定になるように出力信号の変化速度（出力段のスルーレート）を制御するようにした。 - 特許庁

Further, the moving picture reproducing apparatus properly modifies a reproduction processing speed (a start time of a frame scheduled of processing before decoding and a processing capability assigned to process the frame) on the basis of a data quantity (frame length) of the frame scheduled of processing before decoding and adjusts the quantity of moving picture data stored in an output buffer to a proper range.例文帳に追加

また、処理予定のフレームのデコード前のデータ量（フレームレングス）に基づいて、再生処理速度（そのフレームの開始時期、そのフレームを処理するために割り当てる処理能力等）を適宜変更し、出力バッファに記憶される動画像データ量を適切な範囲に調整する。 - 特許庁

This circuit is composed of the special register 15 composed of an EEPROM and a flip-flop connected to the special register 15 and has buffer registers 18a, 18b, and 18c which output data from the special register 15 instead during the data rewriting of the special register 15.例文帳に追加

ＥＥＰＲＯＭにて構成された特殊レジスタ１５と、この特殊レジスタ１５に接続されたフリップフロップにて構成されるとともに、特殊レジスタ１５のデータ書き換え中にこの特殊レジスタ１５からのデータ出力を代替するバッファレジスタ１８ａ、１８ｂ、１８ｃとを有する。 - 特許庁

The image coding circuit 120 codes an image signal received from an image input terminal 122 according to a control method of which the output code quantity control circuit 150 informs while controlling the quantity of the outputted image coding data and stores the coded signal to the image coding data storage buffer 121.例文帳に追加

画像符号化回路１２０は、画像入力端子１２２より入力された画像信号を、出力符号量制御回路１５０が通知する制御方法に従い、出力する画像符号化データの量を制御しながら符号化し、画像符号化データ格納バッファ１２１へ格納する。 - 特許庁

The semiconductor device has a memory cell array, an output buffer that receives data from the memory cell array and outputs the data received from the memory cell array in response to a latency signal, and a latency circuit that generates the latency signal in response to CAS latency and a read-out signal.例文帳に追加

メモリセルアレイ、メモリセルアレイからデータを受信し、レイテンシ信号に応答してメモリセルアレイから受信されたデータを出力する出力バッファ及びＣＡＳレイテンシと読出し信号に応答してレイテンシ信号を発生させるレイテンシ回路を備える半導体メモリ装置である。 - 特許庁

When a data signal DT is output by designating an address "X" with the use of an address signal AD, the data signal DT is held in a transmission buffer 14 at the timing of a writing control signal WT, a "0" signal ADY is held in an FF 15, and a selection signal SL is made to be "0".例文帳に追加

アドレス信号ＡＤでアドレス“Ｘ”を指定してデータ信号ＤＴを出力すると、書き込み制御信号ＷＴのタイミングで送信バッファ１４にデータ信号ＤＴが保持されると共に、ＦＦ１５には“０”の信号ＡＤＹが保持され、選択信号ＳＬは“０”となる。 - 特許庁

A error- conversion correcting part 108 determines error-conversion of data when a predicted value and the determined value of the voice quantization bit number are different, and gives position information of start and end of the error- converted data to an IDE interface part 109, thereby controlling an output of the buffer memory 107.例文帳に追加

この音声量子化ビット数の予測値と判定値が異なるデータの誤変換との判断により誤変換訂正部１０８は、ＩＤＥインターフェース部１０９に誤変換データの開始と終了の位置情報を与え、バッファメモリ１０７の出力を制御する。 - 特許庁

There is provided a delay buffer memory 132 in which image information of PGB transmitted from an image data input portion 101 is converted to image information of YMCK in an image processing portion 102, the converted image information is stored and the stored image information is outputted to an image data output portion 104 as required.例文帳に追加

画像データ入力部１０１からのＲＧＢの画像情報が画像処理部１０２にてＹＭＣＫの画像情報に変換され、変換された画像情報を保持し、保持した画像情報を必要に応じて画像データ出力部１０４に出力する遅延バッファメモリ１３２を備える。 - 特許庁

The driving means of the actuator array device consists of a selecting means which receives a scanning signal and selects a data signal, a storage means which stores the voltage of the data signal, and a buffer amplifying means which outputs a signal with a high voltage corresponding to the output voltage of the storage means.例文帳に追加

アクチュエータアレイ装置の駆動手段は、走査信号を受けてデータ信号を選択する選択手段と、前記データ信号の電圧を記憶する記憶手段と、前記記憶手段の出力電圧に応じて高電圧の信号を出力する緩衝増幅手段より構成される。 - 特許庁

To obtain a semiconductor storage device in which a conventional circuit easily prevents malfunction such as output noise and latch data break, output delay, etc., due to the data lines of a reading system from a pair of bit lines to an output buffer being influenced by the noise generated by the operation of a peripheral circuit without adding an unnecessary control circuit and an unnecessary layout for noise measurement and deterioration of a memory circuit.例文帳に追加

余分な制御回路やノイズ対策用の不要なレイアウトの追加、及びメモリ回路の性能を劣化させることなく、ビット線対から出力バッファまでの読み出し系のデータ線が、周辺回路の動作により引き起こされるノイズによって影響を受け、出力ノイズ、ラッチデータの破壊又は出力遅延といった誤動作を防止することが、既存の回路で容易にできる半導体記憶装置を得る。 - 特許庁

The output section 103 reads the picture data from the frame buffer to supply them to the LCD 124 during a periodical display refresh of the LCD 124, while precharging is carried out for restoring storage contents destroyed by the read-out.例文帳に追加

出力部１０３は、ＬＣＤ１２４の周期的な表示リフレッシュに伴って、フレームバッファから画像データを読み出してＬＣＤ１２４に供給する一方で、読み出しにより破壊された記憶内容を復元するためにプリチャージする。 - 特許庁

The packetized voice data is read out from the accumulation part 40 by the fixed length packet through the read control by the control part 30, stored in a buffer part 50 temporarily, and output after depacketization in a depacketizing part 60.例文帳に追加

また、パケット化された音声データは、制御部３０の読み出し制御により、蓄積部４０から固定長パケット単位で読み出され、バッファ部５０で一時保存され、パケット解除部６０でパケットを解除された後、出力される。 - 特許庁

When the effectiveness of the primary set data is not confirmed by this decision circuit 39, a PASS/FAIL signal (=L) to be fixed by a status circuit 35 is output to outside via an I/O buffer 25.例文帳に追加

この判定回路３９によって初期設定データの有効性が確認されない場合、ステータス回路３５により固定されるＰＡＳＳ／ＦＡＩＬ信号（＝Ｌ）を、Ｉ／Ｏバッファ２５を介して外部に出力する構成となっている。 - 特許庁

The chip selection circuit activates defect detecting and repairing circuits, such as a repair circuit or a test time shortening circuit, when at least one signal out of output signals of the plurality of data input buffer circuits is in a first logic state.例文帳に追加

チップ選択回路は複数のデータ入力バッファ回路の出力信号のうち少なくとも一つが第１論理状態の時、リペア回路またはテストタイム短縮回路のような不良検証及び改善回路を活性化させる。 - 特許庁

An output buffer circuit 10 is constituted of a totem pole circuit obtained by cascade-connecting two Nch MOS transistors Q1, Q2, and a node (VOUT) of the two MOS transistors Q1, Q2 is connected to a data electrode C0 of a display cell.例文帳に追加

出力バッファ回路１０は、２つのＮｃｈＭＯＳトランジスタＱ１、Ｑ２を縦続接続したトーテムポール回路で構成され、２つのＭＯＳトランジスタの接続点（ＶＯＵＴ）を表示セルのデータ電極Ｃ０に接続する。 - 特許庁

A controller 5 controls the encoding rate of a video encoder 3 using a bit rate obtained by subtracting the total of the encoding bit rates of encoding data A and B in buffer memories 7 and 8 from a multiplex output bit rate as an upper limit.例文帳に追加

制御器５は、重化出力ビットレートからバッファメモリ７、８からの符号化データＡ、Ｂの両符号化ビットレートの合計値を差し引いたビットレートを上限として符号化するようにビデオ符号化器３の符号化レートを制御する。 - 特許庁

Further, the control section 31 controls a packetize section 35 to read and packetize the image data stored in the rearrangement buffer 34 by each frequency component, and controls a network interface 36 to sequentially output the packet to a network.例文帳に追加

また、制御部３１は、パケタイズ部３５を制御して、並び替えバッファ３４に蓄積された画像データを周波数成分毎に読み出させてパケット化させ、ネットワークインタフェース３６を制御して、そのパケットを順次ネットワークに出力させる。 - 特許庁

To provide a moving image decoding apparatus which reduces the amount of data to be transferred even when performing image processing, prevents overflow of an input buffer section and further is adaptive to a plurality of output means.例文帳に追加

画像処理を行う場合であってもデータ転送量の削減が可能で、かつ入力バッファ部のオーバーフローを防止し、さらに複数の出力手段にも対応可能な動画像復号装置を提供することを目的とする。 - 特許庁