「parasitic loss」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

To provide a substrate for a high-frequency semiconductor package which is hardly affected by parasitic inductance or parasitic capacity, accordingly exhibits small transmission loss, and exhibits a high degree of electromagnetic compatibility.例文帳に追加

パッケージ用基板に関し、寄生インダクタンスや寄生容量の影響が小さく、従って、伝送損失が少なく、そして、電磁環境両立性に優れた高周波半導体パッケージ用基板を提供しようとする。 - 特許庁

To provide an ESD protection element and an integrated circuit comprising the ESD protection element in which a parasitic resistance between the ESD protection elements can be reduced and electrical power loss of the high frequency signal due to parasitic resistance can also be reduced.例文帳に追加

ＥＳＤ保護素子間の寄生抵抗を小さくすることができ、寄生抵抗による高周波信号の電力損失を低減することができるＥＳＤ保護素子及びＥＳＤ保護素子内蔵集積回路を提供する。 - 特許庁

Consequently, charge loss caused by the parasitic capacitance is reduced and the sequentially increasing parasitic capacitance component is precharged reliably.例文帳に追加

これにより、寄生容量による電荷損失が低減されるとともに、順次増大する寄生容量成分へのプリチャージを確実に行うことが可能となる。 - 特許庁

To reduce overvoltage and loss by reducing internal inductance (parasitic inductance in wiring) of power semiconductor elements.例文帳に追加

電力用半導体素子の内部インダクタンス（配線の寄生インダクタンス）を低減させて過電圧および損失を低減すること。 - 特許庁

To provide a DC-DC converter capable of reducing a parasitic inductance and thereby reducing switching loss.例文帳に追加

寄生インダクタンスの低減を図ることができ、ひいては、スイッチング損失の低減を図ることのできるＤＣ−ＤＣコンバータを提供する。 - 特許庁

To provide a power conversion circuit for acquiring reverse voltage for reversely restoring a parasitic diode at low loss without requiring an additional power supply.例文帳に追加

別途に電源を用意する必要なく、寄生ダイオードに対して低損失で逆回復させるための逆方向電圧を得る。 - 特許庁

To provide a circuit for attenuation of radio frequency signals that does not introduce parasitic capacitance that limits the dynamic range, and that has a low insertion loss.例文帳に追加

ダイナミックレンジを制限する寄生キャパシタンスを持ち込まず、挿入損失の低い無線周波数信号の減衰回路を提供する。 - 特許庁

To provide the on-load tap changer of a high-output transformer capable of eliminating parasitic energy loss in a semiconductor switching means.例文帳に追加

半導体スイッチング手段の寄生エネルギ損失をなくすことができる高出力変換器の負荷時タップ切換器を提供する。 - 特許庁

At such a time, a voltage loss ▵V2 caused by the parasitic capacitor C0 is also generated, and an output voltage VO becomes VI-▵V2.例文帳に追加

このときも寄生容量Ｃ０による損失電圧ΔＶ２が発生し、出力電圧ＶＯはＶＩ−ΔＶ２となる。 - 特許庁

To provide a noise filter in which parasitic impedance of a capacitor is canceled and a loss can be reduced even if applied to large current application.例文帳に追加

コンデンサの寄生インピーダンスをキャンセルし、大電流アプリケーションに適用しても損失を低減できるノイズフィルタを提供する。 - 特許庁

To provide a charge pump of series connection system in which charge loss caused by parasitic capacitance is reduced.例文帳に追加

寄生容量による電荷損失が低減された直列接続方式によるチャージポンプを提供する。 - 特許庁

Loss of the semiconductor element is calculated (S9) from the parameter data of the equivalent circuit of semiconductor element, the parasitic parameter data of the circuit and the basic parameters of the circuit.例文帳に追加

半導体素子等価回路パラメータデータと回路寄生パラメータデータと回路基本パラメータから，半導体素子損失を算出する。 - 特許庁

To realize reliable switching operation with extremely less switching loss in view of providing a high frequency output in the ideal sine waveform not depending on influence of leakage inductance in the load side, parasitic capacitance and parasitic inductance generated in the wiring and load conditions.例文帳に追加

負荷側のリーケージインダクタンス及び配線等で生ずる寄生容量、寄生インダクタンスの影響及び負荷条件に左右されることなく、確実にスイッチングさせることができてスイッチングロスが極めて少なく、理想的なサイン波形の高周波出力が得られるようにする。 - 特許庁

In addition, resistance Rp1, Rp2, capacitance Cp, inductance Lm, L1, and resistance RL1 are added in consideration of a skin effect and an electromagnetic proximity effect of the internal electrode within the laminated chip capacitor as well as a loss and parasitic capacitance of a dielectric material, and parasitic inductance of an external electrode.例文帳に追加

更に、積層チップコンデンサ内部における内部電極の表皮効果と、電磁近接効果を考慮するとともに、誘電体材料の損失や寄生キャパシタンス，外部電極の寄生インダクタンスも考慮し、レジスタンスRp1，Rp2、キャパシタンスCp、インダクタンスLm，L1，レジスタンスRL1を追加する。 - 特許庁

The impact of parasitic capacitance is found to increase in a chip type element in the high-frequency range in the GHz band, and for reducing the parasitic capacitance, the chip type element substrate is constituted of a resin material having a dielectric constant of ≤4, low in dielectric loss, and excellent in thermal property.例文帳に追加

高周波領域では、チップ素子における寄生容量の影響が大きくなることを見出し、当該寄生容量の低減を図るために、基板の材料を誘電率が４以下で、誘電損失が低く、且つ、熱特性の優れた樹脂材料によって構成した。 - 特許庁

To provide a high frequency device that can suppresses a radiation loss caused by discontinuous impedance in a transmission line and transmits a high frequency signal reduced in parasitic component and suppressed in loss resulting from the progress of a phase.例文帳に追加

本発明の目的は、伝送線路のインピーダンスの不連続によって生ずる放射損失が抑えられ、寄生成分が小さく且つ位相の進行による損失の少ない、高周波信号を伝送する高周波装置を提供することである。 - 特許庁

The electronic device packaging assembly(10) includes a ball grid array and a specific configuration such that it can operate from a DC up to 50 GHz with minimal parasitic loss.例文帳に追加

電子デバイスパッケージ組立体（１０）は、最小の寄生損失を伴ってＤＣから５０ＧＨｚまでの速度で作動できるように、ボールグリッド列及び特殊化された構成を含む。 - 特許庁

To reduce influence of data loss due to latch up, and operations of parasitic bipolar components and snap back operations of MOSFETs being the phenomenon similar to them in a semiconductor integrated circuit device having a SRAM cell array.例文帳に追加

ＳＲＡＭセルアレイを有する半導体集積回路装置において、ラッチアップや、寄生バイポーラ素子の動作又はこれらと同様な現象であるＭＯＳＦＥＴのスナップバック動作によるデータ消失の影響を低減する。 - 特許庁

The parasitic capacity of the region 16 where the first electrode 13 and second electrode 15 overlap with each other is reduced to obtain the thin film piezoelectric resonator 10 with small insertion loss.例文帳に追加

第１電極１３と第２電極１５とが重なる領域１６の寄生容量を減らして、挿入損失の少ない薄膜圧電共振子１０を得る。 - 特許庁

To provide a negative voltage output charge pump circuit in which low loss and low cost are realized by preventing erroneous operation due to a parasitic element.例文帳に追加

本発明は、寄生素子による誤動作を防ぎ、かつ低損失・低コストを実現した負電圧出力チャージポンプ回路を提供することを目的とする。 - 特許庁

The other drive circuits 17 to 19 are also similarly operated, a flowing period of a circulating current in parasitic diodes M1d to M4d is shortened to reduce a loss.例文帳に追加

他の駆動回路１７〜１９も同様に動作し、還流電流が寄生ダイオードＭ１ｄ〜Ｍ４ｄに流れる期間が短縮されて損失が減少する。 - 特許庁

To provide an IGBT which optimum sets the on-loss, switching speed and serge withstanding power being IGBT characteristics when the withstand voltage of a pn parasitic diode is high and low.例文帳に追加

ＰＮ寄生ダイオードの耐圧を低くしたい場合と高くした場合に、ＩＧＢＴ特性であるオン損失、スイッチングスピード、サージ耐量を最適に設定することができるＩＧＢＴを提供する。 - 特許庁

To provide a small-sized semiconductor device with a high degree of circuit integration at a low cost wherein an increase in the insertion loss of a circuit caused by the parasitic inductance component of a gold wires and the deterioration of isolation characteristics can be suppressed.例文帳に追加

低コストで、高い集積度を有し、かつ、金線ワイヤーの寄生インダクタンス成分に起因する回路の挿入損失の増加およびアイソレーション特性の低下を抑制する小型の半導体装置を提供する。 - 特許庁

To eliminate the loss of output signals and to execute read at a high speed with high sensitivity by reducing a parasitic capacity of a horizontal signal line in an imaging device.例文帳に追加

撮像装置において、水平信号線の寄生容量を減少することによって出力信号の損失を除去し、高感度で高速の読出しができるようにする。 - 特許庁

To solve the problem that additional inline loss is generated in the input of a low noise amplifier an the noise factor of a reception route is deteriorated as a result when performing filtering to transmission signals so as to eliminate parasitic coupling inside the reception route.例文帳に追加

受信経路内での寄生結合を除去するために送信信号に対してフィルタリングを行うと、低ノイズ増幅器の入力において追加的なインライン損失が生じ、結果として受信経路のノイズ因子が悪化する。 - 特許庁

To provide a bipolar transistor that has low base resistance, a low capacity, and a reduced parasitic loss, as well as its simple and low-cost manufacturing method in particular.例文帳に追加

低ベース抵抗、低容量であり、また寄生的な損失が低減されているバイポーラトランジスタの殊に簡単かつ廉価な製造方法を提供する。 - 特許庁

To provide a power converter which reduces a switching element loss while reducing high-frequency vibration caused by junction capacitance between a parasitic inductance in a circuit and a switching element.例文帳に追加

回路の寄生インダクタンスとスイッチング素子の接合容量による高周波振動を抑制しつつ、スイッチング素子の損失の低減が可能な電力変換装置を提供する。 - 特許庁

The occurrence of parasitic capacity and eddy current is controlled directly under the first inductive element L1 by providing the opening 14 on the board 11, so that signal loss is reduced and the characteristics of the filter circuit are improved.例文帳に追加

基板１１に対して開口１４を設けることにより第１誘導性素子Ｌ１の直下での寄生容量および渦電流の発生が抑制され、これにより信号損失が低減されてフィルタ回路の特性が向上する。 - 特許庁

To provide a plasma processing device capable of increasing effective power consumed in a plasma space by lowering the parasitic high-frequency resistance of tuning coils of a matching circuit, and reducing the power loss in the matching circuit.例文帳に追加

整合回路のチューニングコイルの寄生高周波抵抗をより低くして、整合回路における電力損失が少なくし、プラズマ空間で消費される実効的な電力を増加させることができるプラズマ処理装置を提供する。 - 特許庁

To provide a power converter for high power density by suppressing an increase in the loss of a semiconductor device due to charging/discharging of storage energy of a parasitic circuit parameter.例文帳に追加

寄生回路パラメータの蓄積エネルギーの充放電による半導体素子の損失上昇を抑制することにより、高電力密度を実現した電力変換装置を提供する。 - 特許庁

To reduce power loss to be consumed by installing a guard ring for preventing malfunctions caused by a parasitic element in an inductive load drive circuit for switching operation formed in an integrated circuit device.例文帳に追加

集積回路装置に形成されたスイッチング動作する誘導性負荷駆動回路において、寄生素子により発生する誤動作を防止するためのガードリングの設置により消費される電力損失を低減すること。 - 特許庁

To enhance electromagnetic coupling between an unbalanced line and a balanced line by narrowing an interval between these lines in an electromagnetic coupling portion, to reduce insertion loss, to miniaturize a balun, and to reduce an increase in parasitic capacitance caused by capacitor connection.例文帳に追加

不平衡線路と平行線路との電磁結合部分における間隔を狭くしてその間の電磁結合度を高め、挿入損を小さくし、小型化し、キャパシタ接続による寄生容量の増加を少なくする。 - 特許庁

A shielded circuit pad is provided where parasitic capacitance is controlled by the inclusion of a shunt transmission line stub which reduces the substrate induced loss in millimeter-wave application.例文帳に追加

ミリメートル波アプリケーションにおいて基板により引き起こされる損失を減少させる分路伝送ライン・スタブを含ませることによって寄生容量を調整する、遮蔽された回路パッドが提供される。 - 特許庁

To provide a method and device, capable of solving the problem of the conventional method on the thermal parasitic loss and structural stability of a thermoelectric matter, and measuring the thermal and electric characteristics of the thermoelectric matter.例文帳に追加

熱電物質の熱寄生損失及び構造的安定性に関わる従来方法の問題を克服し、熱電物質の熱的及び電気的特性の測定を行うことのできる装置及び方法を提供すること。 - 特許庁

To reduce parasitic capacitance between a target and a ground member and to reduce loss of high-frequency current by arranging a dielectric member and a metallic member both having respectively specified structures around a cathode and the target.例文帳に追加

カソードとターゲットの周囲に特定構造の誘電体部材と金属部材を配置することにより、ターゲットと接地部材との間の寄生容量を小さくして、高周波電流の損失を小さくする。 - 特許庁

To provide a semiconductor switch circuit having a simple structure for reducing loss induced in a switching element by limiting the charge and discharge current of a parasitic capacitor existent in the switching element at the time of switching.例文帳に追加

スイッチング時にスイッチング素子内に存在する寄生容量の充放電電流を制限して、スイッチング素子の損失を低減する簡易な構成の半導体スイッチ回路を提供する。 - 特許庁

As a result, the charges stored in the parasitic capacity on the side of a switch element to be turned on can be prevented from flowing through the switch element turned on to result in power loss.例文帳に追加

その結果、ＯＮにしようするスイッチ素子側の寄生容量に蓄えられた電荷が、ＯＮにしたスイッチ素子を流れて電力損失が発生することを回避することが可能となる。 - 特許庁

To improve the VSWR characteristics by eliminating mismatch due to the effect of a parasitic inductance component, caused by bonding wires or package lead wires, and to configure a high-frequency switching circuit with suppressed degradation in insert loss.例文帳に追加

ボンディングワイヤーやパッケージのリード等による寄生インダクタンス成分の影響による不整合を解消してＶＳＷＲ特性を改善し、挿入損失の劣化を抑えた高周波スイッチ回路を構成する。 - 特許庁

This can switch on the switch element on completion of charge regeneration and charging of parasitic capacitances of the two switch elements to avoid a power loss caused as a charge stored in the parasitic capacitance of the switch element to be turned on flows through the switch element turned on.例文帳に追加

こうすれば、二つのスイッチ素子の寄生容量での電荷の回生および充電が完了した後に、スイッチ素子をＯＮに切り換えることができるので、ＯＮにしようするスイッチ素子の寄生容量に蓄えられた電荷が、ＯＮにしたスイッチ素子を流れて電力損失が発生することを回避することが可能となる。 - 特許庁

To provide a semiconductor device for reducing the transmission loss of an input signal, while preventing latchup by a parasitic element caused, when forming a control circuit on the same semiconductor substrate as that of an IGBT (insulating gate bipolar transistor), by using a junction isolation technology.例文帳に追加

接合分離技術を用いてＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）と同一半導体基板上に制御回路を形成する際に発生する寄生素子によるラッチアップを防止しつつ、入力信号の伝送損失を低減する半導体装置を提供する。 - 特許庁

In comparison with the case where the thickness direction of each mounting part 62 is made parallel to the thickness direction of the printed wiring board P, parasitic capacitance between a conductive pattern P3 provided in the printed wiring board P and each mounting part 62 is reduced, thereby reducing an insertion loss.例文帳に追加

各実装部６２の厚さ方向がプリント配線板Ｐの厚さ方向に平行とされる場合に比べ、プリント配線板Ｐに設けられた導電パターンＰ３と各実装部６２との間の寄生容量が低下することで、インサーションロスが低減される。 - 特許庁

To reduce loss due to charging and discharging of a parasitic capacity generated at turning-on of a switching element, and to improve the efficiency of a circuit device, when hard switching is controlled by a DC-to-DC converter that includes a primary side having a full-bridge configuration.例文帳に追加

一次側がフルブリッジ構成の直流−直流変換回路でハードスイッチングの制御を行なう場合に、スイッチング素子のターンオン時に発生する寄生容量の充放電に伴う損失を低減し、回路装置の高効率化を図る。 - 特許庁

To provide a semiconductor circuit device in which wiring of a signal course is made not so long in a case that the intersecting portion of the signal course exists, parasitic capacitance between signal courses which deteriorates high frequency property is reduced, and transmission loss of a signal can be suppressed; and which can be used as a high frequency switching device.例文帳に追加

信号経路の交差部分がある場合でも信号経路の配線を余り長くせずに、高周波特性を劣化させる信号経路間の寄生容量を軽減し、信号の伝送損失を抑えることのできる高周波スイッチ装置として使用可能な半導体回路装置を提供する。 - 特許庁

To solve such a problem that the parasitic inductance increases in a structure for equalizing the wiring inductance of each winding when the secondary winding of a high frequency transformer is configured by connecting a plurality of windings in parallel, and since the loss increases and the device is enlarged, the cost is increased.例文帳に追加

高周波トランスの２次巻線を複数の巻線を並列接続して構成する場合、各巻線の配線インダクタンスを等しくする構造では寄生インダクタンスが増加し、損失が大きく、装置が大型で高コストになる。 - 特許庁

This allows the switching circuit in off-state at some point in a signal wire path to operate as a low path filter through a relation with the inductor LO in stead of just an existence as a parasitic capacity, and thereby to improve the deterioration within the predetermined frequency band due to the insertion loss.例文帳に追加

これにより、信号線路の途中でオフ状態にあるスイッチ素子は単なる寄生容量としての存在から、インダクタＬ０との関係によりローパスフィルタとして作用し、その結果、所要の周波数帯域内での挿入損失の劣化を改善することができる。 - 特許庁