「pointer register」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

To update a pointer value between registers by calculation at a high speed in a pointer register device having a register named as a so-called shadow register.例文帳に追加

いわゆるシャドウレジスタなどと称されるレジスタを有するポインタレジスタ装置において、レジスタ間のポインタ値の演算による更新動作を高速にする。 - 特許庁

A register 16 stores a pointer indicating an address common among the plurality of memories 13 and 14.例文帳に追加

レジスタ１６は、複数のメモリ１３、１４間で共通するアドレスを示すポインタを格納する。 - 特許庁

The register indicated by the pointer register 43 changes every time the reading by the rear stage unit finishes.例文帳に追加

ポインタレジスタ４３が指示するレジスタは、後段ユニットによる上記読込みが終了する毎に変化する。 - 特許庁

The delimiter checker 113 includes a shift register 201, a delimiter input register 202, comparator 203, a duplicate reception region output register 204, a final reception pointer storing memory 205, a reception start pointer register 206, a reception finish pointer register 207, a comparator 208 and a device 209 for determining completion of fragment reception.例文帳に追加

デリミタチェッカ１１３は、シフトレジスタ２０１と、デリミタ入力レジスタ２０２と、比較器２０３と、重複受信領域出力レジスタ２０４と、最終受信ポインタ保存メモリ２０５と、受信開始ポインタレジスタ２０６と、受信終了ポインタレジスタ２０７と、比較器２０８と、フラグメント受信完了判断装置２０９とを備える。 - 特許庁

A pointer list management part assigns arbitrary data areas on a physical register for respective elements of the assigned virtual vector register and manages a pointer list showing the correspondence relation between respective elements and assigned data areas.例文帳に追加

ポインタリスト管理部は、上記割り当てられた仮想ベクトルレジスタの各要素毎に物理レジスタ上の任意のデータ領域を割り当て、各要素と割り当てられたデータ領域との対応関係を示すポインタリストを管理する。 - 特許庁

The address of a data memory 4 held in a pointer register 5 and the value of an instruction code are added together by an adding part 7a and the address of the pointer register 5 is updated to their total so that the address is updated to the next address.例文帳に追加

ポインタレジスタ５で保持されたデータメモリ４のアドレスと命令コードの値とが加算部７ａで加算され、ポインタレジスタ５のアドレスが加算値に更新されて次アドレスへの更新が行われる。 - 特許庁

This motor driver has a register which indicates a pointer to start the DMA transfer of N steps in a single excitation unit cycle, and the configuration of that register is of double-register structure.例文帳に追加

本発明によるモータ制御回路は、一励磁単位周期ＮステップのＤＭＡ転送を開始するポインタを指し示すレジスタを有し、かつそのレジスタの構成はダブルレジスタ構造であることを特徴としている。 - 特許庁

In response to the tail pointer in the tail register, this control logic accesses the DMA command transferred from the command buffer to the DMA controller 38.例文帳に追加

このＤＭＡコントローラは、その内にローカルに保持されたＤＭＡテール・ポインタを使用して、これらのＤＭＡコマンドにアクセスする。 - 特許庁

Register files RA and RB are provided, a new strip vertex is loaded to RA, address contents indicated by a read pointer of RA are copied to an address indicated by a write pointer of RB, and each pointer is reversed for every load.例文帳に追加

レジスタファイルＲＡとＲＢを設け、ＲＡに新しいストリップ頂点をロ−ドすると共に、ＲＡのリ−ド・ポインタが示すアドレスの内容をＲＢのライト・ポインタが示すアドレスにコピ−し、ロ−ド毎にそれぞれのポインタを反転させる。 - 特許庁

The pointer of a read pointer circuit 313 is updated according to a clock signal CLKIN, data of a buffer indicated by the pointer thereof are read out from each ring buffer 305 of bits #0-#(n-1) and are stored in a reception register 314.例文帳に追加

リードポインタ回路３１３のポインタは、クロック信号ＣＬＫＩＮに従って更新され、ビット＃０〜＃（ｎ−１）のそれぞれのリングバッファ３０５から、そのポインタが示すバッファのデータが読み出されて、受信レジスタ３１４に格納される。 - 特許庁

When the read selector switch 102 selects the first register 101a and the write selector switch 103 selects the second register 101b, an addition result by an adder 105 can be stored on the second register 101b while the pointer value of the first register 101a is preserved without transferring the pointer value between the resisters 101a and 101b.例文帳に追加

読み出し用選択スイッチ１０２が第１レジスタ１０１ａを選択し、書き込み用選択スイッチ１０３が第２レジスタ１０１ｂを選択すると、レジスタ１０１ａ・１０１ｂ間でのポインタ値の転送をすることなく、第１レジスタ１０１ａのポインタ値を保存したまま、加算器１０５による加算結果を第２レジスタ１０１ｂに格納することができる。 - 特許庁

p Use of this flag for a register that has a fixed pervasive role in the machine's execution model, such as the stack pointer or frame pointer, will produce disastrous results. 例文帳に追加

pこのフラグをマシンの実行モデルにおいて、ある固定的で特殊な役割を持っているレジスタ、例えばスタックポインタやフレームポインタに対して適用することは、破滅的な結果を生みます。 - JM

The control circuit 6 includes: a shift register 6a for generating an input pointer signal IP; and a binary counter 6b for generating an output pointer signal OP.例文帳に追加

制御回路６は、入力ポインタ信号ＩＰを生成するシフトレジスタ６ａと、出力ポインタ信号ＯＰを生成するバイナリカウンタ６ｂを含む。 - 特許庁

When the output is synchronized with the second clock signal by a read pointer 635, the displayed read stage extracts data from the correspondent data register, the read pointer is incremented, and the next synchronizing device stage is displayed.例文帳に追加

読取りポインタ６３５により、出力が第２のクロック信号と同期すると表示された読取りステージは対応するデータ・レジスタからデータを取り出し、読取りポインタを増分して次の同期装置ステージを表示する。 - 特許庁

When an interrupt is accepted, a CPU (2) uses a system stack pointer register (SSP) different from a stack pointer register (REG#n) so as to save a predetermined context, and determine an area that a storage protection part protects as a saving destination unconditionally without reference to an operation mode.例文帳に追加

割り込みを受け付けたときＣＰＵ（２）が所定のコンテキストの退避を行なうのに、スタックポインタレジスタ（ＲＥＧ＃ｎ）とは別のシステムスタックポインタレジスタ（ＳＳＰ）を用い、動作モードに拘わらず記憶保護部が保護する領域を一律に退避先とする。 - 特許庁

This microprocessor has a system stack pointer 112, a task stack pointer 111, a state register 113 storing identification information for identifying the effective pointer 111 in the two stack pointers and a controlling means 114 which rewrites the identification information of the register 113 in accordance with the type of processing when the type of processing is changed.例文帳に追加

システムスタックポインタと、タスクスタックポインタと、２つのスタックポインタのうちで有効なスタックポインタを識別するための識別情報を保持する状態レジスタと、処理の種類が切りかわったときに状態レジスタの識別情報を処理の種類に対応して書き換える制御手段を有することを特徴とするマイクロコンピュータ。 - 特許庁

A rear stage unit reads JPEG data of one byte from a register indicated by a pointer register 32 in the buffer circuit 21 through a selector 37.例文帳に追加

後段ユニットは、バッファ回路２１中のポインタレジスタ４３が指示するレジスタからセレクタ３７を通じて１バイト分のＪＰＥＧデータを読込む。 - 特許庁

The address register 62 reads a WR pointer 22 value upon input of the detection signal of the picture type, and saves these for several pictures in a shift register form, together with associated picture types.例文帳に追加

アドレスレジスタ６２は、ピクチャスタートコードの検出信号入力時のＷＲポインタ２２の値を読み込み、ピクチャタイプとともに、シフトレジスタ形式で数ピクチャ分保存する。 - 特許庁

To prevent the writing of data against an invalid pointer and the invalid address value by transmitting a write enabling signal to a storage means with conditions under the control of a relative register write enabling register output signal and via an AND function part.例文帳に追加

応用ソフトウェアを実行する際に無効なポインタ又はアドレス値の場合におけるデータの書込みを防止し、且つ違法又は非意図のアドレス値のソースを示す方法を提供する。 - 特許庁

A buffer device 11 is provided with a writing address register 13 holding the writing address pointer (WP) of a buffer memory 12, a reading address register 14 holding the reading address pointer (RP) of the buffer memory 12 and a writable end address register 17 holding the writable end address (DP) of the buffer memory 12.例文帳に追加

バッファ装置１１は、バッファメモリ１２の書き込みアドレスポインタ（ＷＰ）を保持する書き込みアドレスレジスタ１３と、バッファメモリ１２の読み出しアドレスポインタ（ＲＰ）を保持する読み出しアドレスレジスタ１４と、バッファメモリ１２の書き込み可能エンドアドレス（ＤＰ）を保持する書き込み可能エンドアドレスレジスタ１７を備える。 - 特許庁

A subtracter 24 performs subtraction processing of a pointer outputted from a pointer register 23 and a codeword candidate outputted from the number of codewords storage circuit 28 and decides the codeword of an input data word according to whether the result is negative or positive.例文帳に追加

減算器２４は、ポインタレジスタ２３から出力されたポインタと符号語数記憶回路２８から出力された符号語候補との減算処理を行い、その結果にが負であるか正であるかにより、入力データ語の符号語を決定していく。 - 特許庁

A context switch controller switches a context corresponding to an unswitched thread to a context corresponding to a switched thread when the processor element switches threads on the basis of a value of a context pointer held by a context pointer register.例文帳に追加

コンテキストスイッチコントローラは、コンテキストポインタレジスタが保持するコンテキストポインタの値に基づいて、プロセッサエレメントがスレッドを切替る時に、切替前のスレッドに対応するコンテキストを、切替後のスレッドに対応するコンテキストに切替る。 - 特許庁

A sorting pointer 22 and a writing address register selection circuit 21 which perform cyclic sorting of a cell of the flow concerned to the plural output order chains and a reading pointer 32 and a reading address register selection circuit 31 which perform cyclic reading from the plural output order chains are provided sot that pipeline reading can be performed by using these plural output order chains.例文帳に追加

これら複数の出力順序チェーンを使用してパイプライン読み出しが行えるように、該当するフローのセルを複数の出力順序チェーンへ巡回振り分けを行う振り分けポインタ２２と書き込みアドレスレジスタ選択回路２１、また、複数出力順序チェーンからの巡回読み出しを行う読み出しポインタ３２と読み出しアドレスレジスタ選択回路３１を設ける。 - 特許庁

When executing a program, a stack overflow detection address and stack pointer address preset to a stack overflow register 1 and a stack pointer register 2 are compared and in the case of coincidence, an interruption request is generated and the debugger executes break processing while using a leading address 6a of break processing preset to an overflow interruption vector area 6b.例文帳に追加

プログラムが実行する際に、スタックオーバーフローレジスタ１、スタックポインタレジスタ２に予め設定されたスタックオーバーフロー検出アドレスとスタックポインタアドレスとを比較して一致した場合、割り込み要求を発生し、デバッガがオーバーフロー割り込みベクタ領域６ｂに予め設定されたブレーク処理の先頭アドレス６ａを使ってブレーク処理を実行する。 - 特許庁

The shaper is provided with a distribution pointer 22 that cyclicly distributes a packet of a corresponding flow to a plurality of output sequence chains to attain pipeline reading through the use of a plurality of the output sequence chains, a write adderss register selection circuit 21, a read pointer 32 that conducts cyclic reading from a plurality of the output sequence chains and a read adderss register selection circuit 31.例文帳に追加

これら複数の出力順序チェーンを使用してパイプライン読み出しが行えるように、該当するフローのパケットを複数の出力順序チェーンへ巡回振り分けを行う振り分けポインタ２２と書き込みアドレスレジスタ選択回路２１、また、複数出力順序チェーンからの巡回読み出しを行う読み出しポインタ３２と読み出しアドレスレジスタ選択回路３１を設ける。 - 特許庁

A circuit that changes its internal state when the ICE 20 for CPU core reads content in the register or memory, such as a read pointer of a receiving FIFO circuit 13, includes a circuit for reading the content in the register or memory while maintaining the internal state.例文帳に追加

受信用ＦＩＦＯ回路１３のリードポインタのように、ＣＰＵコア用ＩＣＥ２０がレジスタやメモリの内容を読み出すと内部状態が変化する回路では、内部状態を保存したままレジスタやメモリの内容を読み出すことができる回路を付加する。 - 特許庁

A record indication field for instructing that the record of the product information is made to remain in a personal register for each user is attached to the image, and when the record indication exists, the pointer of a corresponding product information and a scheduled date related to product purchase action are described in the personal register.例文帳に追加

前記画面には商品情報の記録を利用者ごとのパーソナル記録簿に残すことを指示するための記録指示欄が付帯し、この記録指示があった場合、該当する商品情報のポインタと商品購入行動に関連した予定期日をパーソナル記録簿に記入する。 - 特許庁

The processing CPU 12 read the pointer from the register 16, read the transaction from a stored party of the transaction in the memory 13 associated with the respective CPU 12, and execute it.例文帳に追加

処理ＣＰＵ１２は、ポインタをレジスタ１６から読み出し、各処理ＣＰＵ１２に対応付けられたメモリ１３におけるトランザクションの格納先からトランザクションを読み出して実行する。 - 特許庁

First a CPU set an interrupting mode, stack pointer and a register of an internal device after setting an interrupting inhibiting mode when the pachinko game machine is turned on.例文帳に追加

パチンコ遊技機に対する電源が投入されると、まず、ＣＰＵは、割込禁止に設定した後、割込モード、スタックポインタの設定及び内蔵デバイスのレジスタ設定を行う。 - 特許庁

In such a manner, since the values of a stack pointer and a register or the like requested for reproducing the operation state upon the power failure become defined values, the processing for the time of the power interruption is simplified.例文帳に追加

こうすることにより、停電時の動作状態を再現するために要求されるスタックポインタ、レジスタ等の値は、規定値となるため、電源断発生時処理の簡素化を図ることができる。 - 特許庁

The pointer circuit 12 is formed by a register file 13, an address computing part 14, and a data storing part 15 allocated to a part of an SRAM 16.例文帳に追加

ポインタ回路１２は、レジスタファイル１３とアドレス演算部１４とＳＲＡＭ１６の一部に割り当てたデータ格納部１５とから構成される。 - 特許庁

Thereby, a value of a stack pointer, a register or the like required for the revival of the action situation at the time of the power failure becomes to be the prescribed value so that the processing at the time of the power supply cut can be simplified.例文帳に追加

こうすることにより、停電時の動作状態を再現するために要求されるスタックポインタ、レジスタ等の値は、規定値となるため、電源断発生時処理の簡素化を図ることができる。 - 特許庁

In such a manner, since the values of a stack pointer and a register, etc., requested in order to reproduce the operation state when the power fails become stipulated values, the processing for the time of the power interruption occurrence is simplified.例文帳に追加

こうすることにより、停電時の動作状態を再現するために要求されるスタックポインタ、レジスタ等の値は、規定値となるため、電源断発生時処理の簡素化を図ることができる。 - 特許庁

Also, an initializing operation to return the write pointer 131 to an initial value address set in an initial value register 173 is operated according to an interrupting signal 121 from the external processor 110.例文帳に追加

また、外部プロセッサ１１０からの割り込み信号１２１により、初期値レジスタ１７３に設定した初期値アドレスにライトポインタ１３１を戻す初期化動作を行う。 - 特許庁

This unit is composed of plural registers 11 to which the unique addresses AD are assigned, plural subregisters 12 which are provided corresponding to a specific register (1) among these registers 11, and a register pointer 13, which selects one of plural subregisters 12 when the unique address AD assigned to the register (1) is accessed.例文帳に追加

各々に固有のアドレスＡＤが割り付けられた複数のレジスタ１１と、これらレジスタ１１のうちの所定のレジスタ に対応させて設けられた複数のサブレジスタ１２と、そのレジスタ に割り付けられた固有のアドレスＡＤがアクセスされたとき、上記複数のサブレジスタ１２を択一的に選択するレジスタポインタ１３と、から構成する。 - 特許庁

At the end of the first instruction execution stage of the interrupt instruction, the pipeline control part 300 provides the control of setting the vector address in a first pipeline register (60), setting the value of a stack pointer 50 in a second pipeline register (70) and setting a predetermined constant value in a third pipeline register (80).例文帳に追加

パイプライン制御部３００は、割り込み命令の第１の命令実行ステージの終了時に、パイプラインレジスタ１（６０）にベクタアドレスが設定され、パイプラインレジスタ２（７０）にスタックポインタ５０の値が設定され、パイプラインレジスタ３（８０）に所定の定数値が設定されるように制御する。 - 特許庁

To prevent generation of inconsistent data in a register 20 and a RAM 21, while securing shortening of the total required time of store/load, by registering, in a CP (context pointer), the head address in an address range of the RAM 21 where the register 20 is mapped, and executing in parallel a store phase and a load phase in the RAM 21 when updating the register 20.例文帳に追加

ＣＰ（コンテキストポインタ）には、レジスタ２０がマップされているＲＡＭ２１のアドレス範囲の先頭アドレスが登録され、レジスタ２０の更新では、ＲＡＭ２１において、ストアフェーズとロードフェーズとを並行実施して、ストア／ロードの総所要時間の短縮を確保しつつ、レジスタ２０及びＲＡＭ２１につじつまの合わないデータが発生するのを防止する。 - 特許庁

An instruction issue part performs instruction issue processing of issuing a vector instruction after renaming processing to a vector operation part on the basis of the virtual vector register designated by a vector instruction after the renaming processing, and the pointer list.例文帳に追加

命令発行部は、リネーミング処理後のベクトル命令で指定される仮想ベクトルレジスタと上記ポインタリストとに基づいて、リネーミング処理後のベクトル命令をベクトル演算部に対して発行する命令発行処理を行う。 - 特許庁

When accessing the data inside the memory, the contents of the counter register and the counter value of the structure are verified, and the data inside the data cache area inside the structure or inside the data area specified by the pointer are accessed according to the verification results.例文帳に追加

記憶部内のデータをアクセスする時に、データアクセス時にカウンタレジスタの内容と構造体のカウンタ値を照合し、その照合結果に応じて、構造体内のデータキャッシュ領域又はポインタによって指定されるデータ領域内のデータにアクセスする。 - 特許庁

Therefore, even in the processing in the power supply restoring state, it is not necessary to return the contents of a register, an interrupt state and a stack pointer, and it is not necessary to restart the processing from the suspension of a program according to a restored program counter, so that the return processing can be prevented from being complicated.例文帳に追加

それゆえ、電源復帰時の処理においても、レジスタ、割込み状態、及び、スタックポインタ等の内容を元に戻す必要もないし、復帰させたプログラムカウンタに従ってプログラム中断点から処理を再開する必要もなく、復帰処理が複雑になることを防止できる。 - 特許庁

A DMA transfer part of a network card 9 accesses a RAM and copies (transfers) the content of a descriptor number nic_tx into an area on the RAM designated by a register TX_DONE_ADR used for setting the head address of a transmission completion pointer storage area (815).例文帳に追加

ネットワークカード９のＤＭＡ転送部は、ＲＡＭにアクセスして送信完了ポインタ格納領域先頭アドレス設定用のレジスタTX_DONE_ADRが指し示す当該ＲＡＭ上の領域へ、ディスクリプタ番号nic_txの内容をコピー（転送）する(815)。 - 特許庁

When an interrupt is generated during the execution of the first data processing operation, intermediate data calculated values held in a plurality of temporary registers 64, 66, and 68 are stored in a stack memory with an address designated by a stack pointer register 72.例文帳に追加

第１データ処理演算の実行中に割り込みが発生すると、複数の一時レジスタ６４，６６，６８に保持された中間データ計算値は、スタック・ポインタ・レジスタ７２によって指された番地でスタック・メモリに格納される。 - 特許庁

By the number of times corresponding to the number of transfer data stored in the transfer counter 3, the transfer data held in the copy data register 50 are outputted, and a bit position in the output bus instructed by the output pointer 4 is also updated each time the transfer data are outputted.例文帳に追加

転送カウンタ３に格納されている転送データ数に応じた回数、コピーデータレジスタ５０に保持されている転送データを出力するとともに、その転送データを出力する度に出力ポインタ４により指示される出力バスにおけるビット位置を更新する。 - 特許庁

In the power failure processing to be performed by the generation of forced interruption, the CPU of the controller with the backup function stores and holds the data of a register and a stack pointer and the data of an interruption permission or inhibition state before the power failure processing, then inhibits access to the storage means and stands by until the reset information is activated.例文帳に追加

バックアップ機能付き制御装置のＣＰＵは、強制割込の発生により行われる停電処理において、レジスタおよびスタックポインタのデータ、停電処理前の割込許可または禁止状態のデータを記憶保持した後、記憶手段へのアクセスを禁止してリセット情報がアクティブになるまで待機する。 - 特許庁

An operation ASIC 10 stores the respective items of array data or structure data to be an access object in a stack area indicated by a stack pointer (SP) 13 as parameters by a push instruction beforehand, calculates a target data element address according to the respective parameters, and executes the loading/storage of the data element to a result register (RR) 12.例文帳に追加

演算ＡＳＩＣ１０は、スタックポインタ（ＳＰ）１３が示すスタック領域に、アクセス対象となる配列データまたは構造データの各項目をパラメータとしてプッシュ命令で予め格納しておき、これら各パラメータに従って、目的とするデータ要素アドレスを計算し、リザルトレジスタ（ＲＲ）１２に対してデータ要素のロード／ストアを実行する。 - 特許庁