「random interface」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

To provide a variable resistance random access memory element equipped with an n+ interface layer.例文帳に追加

ｎ＋界面層を備えた可変抵抗ランダムアクセスメモリ素子を提供する。 - 特許庁

To provide a semiconductor memory provided with an interface having interchangeability with an interface of a normal static random access memory.例文帳に追加

通常のスタティック・ランダム・アクセス・メモリのインターフェイスと互換性を有するインターフェイスを備える半導体記憶装置を提供する。 - 特許庁

Then, when it is confirmed that the generated random MAC address is unique in the link, the random MAC address is assigned to the communication interface (S806).例文帳に追加

そして、上記ランダムなMACアドレスがリンク内で一意であることが確認された場合に、当該ランダムなMACアドレスを通信インターフェイスに割り当てる（Ｓ８０６）。 - 特許庁

A command count setting part 42 sets the number of times that each communication interface 31 receives a command by using random numbers generated by a random number generation part 41.例文帳に追加

コマンド回数設定部４２は、乱数生成部４１が生成した乱数を用いて、各通信インターフェース３１のコマンドの受信回数を設定する。 - 特許庁

To provide a magnetic random access memory whose interface magnetic layer is sufficiently crystallized, and a manufacturing method thereof.例文帳に追加

界面磁性層が十分に結晶化された磁気ランダムアクセスメモリ及びその製造方法を提供する。 - 特許庁

APIPA tries to find a free address in the range 169.254.0.0-169.254.255.255 byarping a random address in that range on the interface. 例文帳に追加

APIPAは、インタフェースに169.254.0.0-169.254.255.255の範囲のアドレスに無作為にARPメッセージを送信することによって、空きアドレスを探します。 - Gentoo Linux

The PDPRAM (partial dual port random access memory) 20 is composed of a clock synchronization SRAM (static random access memory) interface (IF) 21, a DRAM cell array 22, a dual port DRAM cell array 23, and a DRAM cell array 24.例文帳に追加

ＰＤＰＲＡＭ２０は、クロック同期ＳＲＡＭインタフェース（ＩＦ）２１と、ＤＲＡＭセルアレイ２２と、デュアル・ポートＤＲＡＭセルアレイ２３と、ＤＲＡＭセルアレイ２４とから構成されている。 - 特許庁

The corrected random number data S2 is outputted to the outside via an interface section 5 and successively stored in an FIFO 4.例文帳に追加

補正された乱数データＳ２は、インターフェース部５を介して外部に出力されるとともに、ＦＩＦＯ４に順次格納される。 - 特許庁

To suppress generation of a random pattern signal in long-distance data transmission surpassing the PCIe interface specification, without using a sideband signal.例文帳に追加

PCIeインターフェース仕様を超えた長距離のデータ伝送において、サイドバンド信号を用いることなく、ランダムパターン信号の発生を抑制する。 - 特許庁

In the case of reproduction, a GUI(Graphical User Interface) for supporting random access reproduction is constructed and displayed, then a user can execute random access reproduction from his (her) selected TS packet data on the basis of this display.例文帳に追加

再生時には、ランダムアクセス再生をサポートするためのＧＵＩ（Ｇｒａｐｈｉｃａｌ Ｕｓｅｒ Ｉｎｔｅｒｆａｃｅ）を構成して表示し、この表示に基づいてユーザが選択したＴＳパケットデータからのランダムアクセス再生を行うことができる。 - 特許庁

To provide an NOR-interface flash memory device and an access method concerned in order to allow random access to data by increasing a data access rate of a flash memory.例文帳に追加

フラッシュメモリのデータアクセス速度を上げ、データのランダムアクセスを可能にするために、ＮＯＲインターフェイスフラッシュメモリ装置及び関連アクセス方法を提供する。 - 特許庁

The authentication processing section 32 is comprised of a communication interface 40, a random number generator 41, an encrypter 42, a seed key register 43, a non-volatile memory 44 and a control section 45.例文帳に追加

認証処理部３２は、通信インタフェース４０、乱数発生器４１、暗号化器４２、シードキーレジスタ４３、不揮発性メモリ４４、制御部４５で構成される。 - 特許庁

A program used for debugging or performance measurement is transmitted to a RAM (random access memory) 30 of a mobile terminal device 1 through communication I/F (interface) 2 from an external terminal unit 3 for storage.例文帳に追加

デバッグあるいは性能測定を行うプログラムは外部端末装置３から通信I/F2を介して携帯端末装置1のRAM30に転送され、格納される。 - 特許庁

To provide a data transmission system capable of transmitting both data at a fixed data transmission rate used for an E1 interface or the like and data such as Ether frames produced at random by means of same wireless frames.例文帳に追加

Ｅ１インタフェース等の固定データ伝送速度のデータと、ランダムに発生するイーサフレーム等のデータの双方を同一の無線フレームで伝送する。 - 特許庁

A magnetic random access memory according to an embodiment has a magnetic resistance effect element, on which a first magnetic layer, a first interface magnetic layer, a non-magnetic layer, a second interface magnetic layer, and a second magnetic layer are sequentially laminated.例文帳に追加

実施形態に係る磁気ランダムアクセスメモリは、第１の磁性層、第１の界面磁性層、非磁性層、第２の界面磁性層、及び第２の磁性層が順に積層された磁気抵抗効果素子を有する。 - 特許庁

A large number of micro plates 18 are arranged in a capacitor 19 which is an interface between the photo-conductive layer 12 and charge transferring layer 13 of a radiation solid detector 30 on a random basis.例文帳に追加

放射線固体検出器３０の、記録用光導電層１２と電荷輸送層１３との界面である蓄電部１９に、マイクロプレート１８をランダムに多数配設する。 - 特許庁

A CPU 60 generates a user interface on a display unit 56 and sets a parameter for a serial data pattern and parameters for a data ministick jitter defect given to the serial data pattern, a random jitter defect, and a random jitter defect and at least one deviation crest factor emulation defect.例文帳に追加

ＣＰＵ６０は、表示器５６にユーザ・インタフェースを発生して、シリアル・データ・パターン用のパラメータと、シリアル・データ・パターンに与えるデターミニスティック・ジッタ欠陥、ランダム・ジッタ欠陥及び少なくとも１つの偏差クレスト・ファクタ・エミュレーション欠陥用のパラメータとを設定する。 - 特許庁

The disk drive system includes a processing element which executes various operations and a hard disk controller having a buffer which provides an interface for the memory device such as a random access memory or the like.例文帳に追加

ディスク駆動システムが種々の動作を実行する処理要素及びランダムアクセスメモリ等のメモリ装置に対するインターフェースを与えるバッファを具備するハードディスク制御器を有している。 - 特許庁

A DRAM (Dynamic Random Access Memory) 11 in a transmitter transmits a frame at a communication speed α, and an NIC (Network Interface Controller) 12 in the transmitter transfers the frame at a communication speed β which is slower than the communication speed α.例文帳に追加

送信装置内ＤＲＡＭ１１はフレームを通信速度αで送信し、送信装置内ＮＩＣ１２は当該フレームを通信速度αより遅い通信速度βで転送する。 - 特許庁

To provide a dynamic type semiconductor memory device being refresh-controlled, or not which has an interface having interchangeability with a static random access memory and can perform stably internal operation.例文帳に追加

スタティック・ランダム・アクセス・メモリと互換性を有するインターフェイスを有しかつ安定に内部動作を行なうことのできるリフレッシュ制御フリーのダイナミック型半導体記憶装置を提供する。 - 特許庁

A Web server side 2 is provided with a CGI (Common Gateway Interface) program 22, a user management information file 21 and a Web page file, and the CGI program 22 includes a basic authentication part 23, a random number creation part 24, a random number storage part 25, a specific URL creation part 26, an agreement determination part 27 and a page display part 28.例文帳に追加

Ｗｅｂサーバ側２に、ＣＧＩプログラム２２、ユーザ管理情報ファイル２１およびＷｅｂページファイル２９を設け、ＣＧＩプログラム２２は、基本認証部２３、乱数発生部２４、乱数記憶部２５、固有ＵＲＬ発生部２６、一致判定部２７およびページ表示部２８を含む。 - 特許庁

In this image forming apparatus 1, when a communication interface 11 receives printing data, an object color specifying section 31 specifies colors based on random numbers for each object described in the printing data.例文帳に追加

画像形成装置１において、通信インタフェース１１が印刷データを受信すると、オブジェクト色指定部３１は、印刷データに記述されているオブジェクトごとに、乱数に基づいて色を指定する。 - 特許庁

The mobile communication terminal communicates with a reader writer device under the control of the interface program, the mobile communication terminal having the contactless IC card module computers a random number, and the card issue server compares and verifies the random number with a separately computed number sequence to guarantee the authenticity.例文帳に追加

移動体通信端末は該インタフェースプログラムの制御でリーダライタ装置との交信を行い、乱数を非接触ＩＣカードモジュールを持つ移動体通信端末で演算し、演算の結果の数字列を、カード発行サーバ装置が該乱数を別個に演算し得た数字列と比較検証することで正当性を保証する。 - 特許庁

The CDMA system includes a back hole interface module, a controller of a cable network control station, the main channel card, an intermediate- frequency module, a radio frequency module, a reception channel card, a random access card, a clock module, and a cell controller.例文帳に追加

ＣＤＭＡシステムは、バックホールインターフェースモジュール、ケーブルネットワーク制御局のコントローラ、メインチャネルカード、中間周波数モジュール、無線周波モジュール、受信チャネルカード、ランダムアクセスカード、クロックモジュールおよびセルコントローラを含む。 - 特許庁

To provide a semiconductor integrated circuit, in which the degree of freedom of the interface of a DRAM(dynamic random access memory) is improved, by optimizing the area and the consumption power of the DRAM to a necessary minimum limit, according to the power source specification of the integrated circuit.例文帳に追加

ＤＲＡＭの面積と消費電力とを本半導体集積回路の電源仕様に応じて必要最小限に最適化しＤＲＡＭのインターフェースの自由度を増大させた半導体集積回路を提供する。 - 特許庁

To provide a substrate which simultaneously satisfies the formation of a seed crystal for crystal growth and the formation of random recesses in the interface of a substrate and a crystal layer, when a crystal for an LED (Light Emitting Diode) is grown on the substrate by CVD (Chemical Vapor Deposition).例文帳に追加

基板の上にＣＶＤでＬＥＤのための結晶成長させるとき、結晶成長の種結晶を形成することと、基板と結晶層の界面にランダムな凹みを設けることを同時に満たす基板を提供する。 - 特許庁

To provide an on-chip test interface being integrated and always enabled which is used for verifying a function of high speed incorporated memory such as a synchronous dynamic random access memory(SDRAM) enabling performing a test with an existing tester having comparatively low operation speed (therefore, low cost), or the like.例文帳に追加

既存の比較的低速度の、（よって低コストの）テスタでテストを行なうことを可能にする、シンクロナスダイナミックランダムアクセスメモリ（「ＳＤＲＡＭ」）などの高速組込みメモリの機能を検証するために用いる、統合され常に可能化されたオンチップテストインターフェイスを提供する。 - 特許庁

In a boundary condition processor 22, when transposing the quantized particles to classic particles, a position setter 43 chooses the coordinates vertical to an interface so that only the coordinates where quantity of motion becomes the real number by random numbers based on the distribution of the wave function of a level to which the quantized particles belong.例文帳に追加

境界条件処理部２２において、量子化した粒子を古典的粒子に置き換える場合、位置設定部４３が、界面に垂直な方向の座標は、量子化した粒子の所属する準位の波動関数の分布を元に、運動量が実数になる座標のみを乱数で選ぶ。 - 特許庁

In the master interface 2a, the retry setting value SRI and the random number value RN are extracted from the negative answer collateral information NAINFb and add them to calculate a retry interval value, and retransmits the transfer request REQb to the slave device when a retry interval time based on the retry interval value elapses.例文帳に追加

マスタインターフェース２ａでは、否定応答付帯情報ＮＡＩＮＦｂからリトライ設定値ＳＲＩと乱数値ＲＮとを抽出し、加算してリトライ間隔値を算出し、リトライ間隔値に基づくリトライ間隔時間経過したときにスレーブ装置へ転送要求ＲＥＱｂを再送信する。 - 特許庁

A composite machine counts the number (n) of packets that a communication interface receives irrelevantly to whether the received packets are addressed to itself (S130), and sets the value of the least significant digit bit of a system clock to a random number constituting a seed when the number of received packets reaches a threshold (S160).例文帳に追加

複合機は、通信インタフェースが受信したパケットが自装置宛のパケットであるか否かに拘らず、受信パケットの数ｎをカウントし（Ｓ１３０）、受信パケット数が閾値に達したときのシステムクロックの最小位ビットの値を、シードを構成する乱数に設定する（Ｓ１６０）。 - 特許庁

In the master interface 2a, the retry set value SRI and the random number RN are extracted from the negative- response-added information NAINFb and added to calculate a retry interval value, and the transfer request REQb is again transmitted to the slave device when a retry interval time based on the retry interval value is passed.例文帳に追加

マスタインターフェース２ａでは、否定応答付帯情報ＮＡＩＮＦｂからリトライ設定値ＳＲＩと乱数値ＲＮとを抽出し、加算してリトライ間隔値を算出し、リトライ間隔値に基づくリトライ間隔時間経過したときにスレーブ装置へ転送要求ＲＥＱｂを再送信する。 - 特許庁

This editing method is provided for editing unedited video by utilizing a system provided with a storage means for recording the unedited video onto a random access memory and a computer for controlling the storage means and includes a step of displaying a user interface for a plurality of editing operations on a display device of the computer and a step of using the user interface displayed on the display device to apply editing operations to the unedited video.例文帳に追加

未編集ビデオをランダムアクセス可能な記録媒体に記録する記憶手段と、上記記憶手段を制御するコンピュータとを備えたシステムを利用して、上記未編集ビデオを編集するための編集方法であって、複数の編集オペレーションのためのユーザインターフェースを、上記コンピュータのディスプレイに表示するステップと、上記ディスプレイに表示されているユーザインターフェースを使用して、上記未編集ビデオに対して編集オペレーションを施すステップを含む。 - 特許庁

This invention provides the editing method for editing unedited video by utilizing a system provided with a storage means for recording the unedited video onto a random access memory and a computer for controlling the storage means and includes a step of displaying a user interface for a plurality of editing operations on a display device of the computer and a step of using the user interface displayed on the display device to apply editing operations to the unedited video.例文帳に追加

未編集ビデオをランダムアクセス可能な記録媒体に記録する記憶手段と、上記記憶手段を制御するコンピュータとを備えたシステムを利用して、上記未編集ビデオを編集するための編集方法であって、複数の編集オペレーションのためのユーザインターフェースを、上記コンピュータのディスプレイに表示するステップと、上記ディスプレイに表示されているユーザインターフェースを使用して、上記未編集ビデオに対して編集オペレーションを施すステップを含む。 - 特許庁

The two-chip/single-die switching device architecture includes an internal memory storage block on the single-die, an external memory storage interface to a double data rate synchronous dynamic random access memory (DDR SDRAM), an external memory manager, and a packet data transfer engine effecting packet data transfers between an internal memory store and the external DDR SDRAM memory.例文帳に追加

この２チップ／単一ダイの交換装置アーキテクチャは、単一ダイ上の内部記憶装置ブロック、ダブル・データ・レート・シンクロナス・ダイナミック・ランダム・アクセス・メモリ（ＤＤＲ ＳＤＲＡＭ）への外部記憶装置インタフェース、外部記憶装置マネージャ、及び内部記憶装置と外部ＤＤＲ ＳＤＲＡＭ記憶装置との間でパケット・データの転送を実行するパケット・データ転送エンジンを含む。 - 特許庁

Therefore, efficient access to an external memory 50 can be performed by directly issuing the external bus access request to the external memory interface 3 in a case such as random data access to discrete addresses, and issuing the DMA transfer request to the DMAC 4 in a case such as block transfer of data or page swapping requested by a virtual storage management mechanism.例文帳に追加

従って、離散したアドレスにランダムにデータアクセスを行う場合などは直接外部メモリインタフェース３に外部バスアクセス要求を発行し、データのブロック転送や仮想記憶管理機構が要求するページスワップなどを行う場合にはＤＭＡＣ４にＤＭＡ転送要求を発行することで、外部メモリ５０への効率的なアクセスが可能となる。 - 特許庁

To provide an interface which is convenient to a user, and to easily construct document folder constitution in a structure which is the most convenient to the user while operating not only simple classification but also an identifying work at the time of automatically identifying the kind of a document image inputted at random, and then reading or editing the identified result.例文帳に追加

ランダムに入力される文書画像の種類を自動識別した後に、識別結果を閲覧あるいは編集する際に、ユーザーにとって使いやすいインターフェースを提供し、また単なるクラス分類だけではなく、識別作業を行いながら同時に、ユーザーにとって最も使いやすい構造の文書フォルダ構成が容易に構築できる。 - 特許庁

Therefore, when performing data access to dispersed addresses at random, the external bus access request is directly issued to the external memory interface 3, and when performing a block transfer of data or a page swap requested by a virtual storage management mechanism, an efficient access to the external memory 50 is possible by issuing the DMA transfer request to the DMA 4.例文帳に追加

従って、離散したアドレスにランダムにデータアクセスを行う場合などは直接外部メモリインタフェース３に外部バスアクセス要求を発行し、データのブロック転送や仮想記憶管理機構が要求するページスワップなどを行う場合にはＤＭＡＣ４にＤＭＡ転送要求を発行することで、外部メモリ５０への効率的なアクセスが可能となる。 - 特許庁

The RAM 10a is provided with a flash interface circuit 19 which generates control signals required for data access to the flash memory 60 in synchronism with the command from the CPU 70, and a pseudo SRAM 29, a memory device capable of random access, to read and write data or the flash memory 60 or the pseudo SRAM according to the command from the CPU 70.例文帳に追加

ＲＡＭ１０ａは、ＣＰＵ７０からの指令に同期して、フラッシュメモリ６０に対するデータのアクセスに必要な制御信号を生成するフラッシュインタフェース回路１９と、ランダムアクセス可能なメモリ素子である擬似ＳＲＡＭ２９とを備え、ＣＰＵ７０からの指令に応じて、フラッシュメモリ６０または擬似ＳＲＡＭ２９に対して、データの読み出し、書き込みを行なう。 - 特許庁