| 例文 |
test terminalの部分一致の例文一覧と使い方
該当件数 : 1197件
To provide a test socket of a semiconductor device having a large contact area to an external terminal, high current, capable of conducting a high frequency reliability test, of preventing insufficient soldering in mounting caused by scratches on the surface of the external terminal, and of preventing damage such as breakage or chipping in a product.例文帳に追加
外部端子との接触面積が大きく、十分な大電流、高周波信頼性試験を行うことができ、外部端子表面への疵付けで実装時の半田付けが十分に行えなくなる虞が少なく、製品に破損や欠けなどの問題が生じる虞が少ない半導体装置のテストソケットを提供する。 - 特許庁
There are provided a process for measuring the change in the timing of an output level at an output terminal, while inputting a test signal having a lamp waveform to the input terminal of the electronic circuit and a process for calculating an input level for normally operating the electronic circuit, on the basis of the level of the test signal corresponding to this timing.例文帳に追加
電子回路の入力端子にランプ波形を有するテスト信号を入力しながら出力端子において出力レベルが変化するタイミングを測定する工程と、このタイミングに対応するテスト信号のレベルに基づいて、電子回路が正常に動作するための入力レベルを求める工程とを具備する。 - 特許庁
An adder 22 sums a signal received by an input terminal C20 resulting from being given to a test object element and fed back from an output terminal A18 and a signal given to the test object element and subjected to phase/amplitude adjustment by a phase delay device 12 and a multiplier 13 and subjected to phase inversion.例文帳に追加
試験対象素子に入力した出力端子A18からの信号が帰還され入力端子C20に入った信号と、試験対象素子に入力した信号を位相遅延器12および乗算器13により位相/振幅を調整した信号を、位相反転し加算器22で加算する。 - 特許庁
A load test system includes: a client terminal 100 used for normal operation; a GW server 120 for analyzing request information from the client terminal 100 to send back a reply; and a retrieval server 130, wherein normal data usable as load test data is only stored in a storage device 123 on the GW server 120.例文帳に追加
通常運用時に使用されるクライアント端末100と、クライアント端末100からの要求情報を解析して応答を返すGWサーバ120と、検索用サーバ130と、負荷試験データとして使用できる正常データのみGWサーバ120上の記憶装置123に保存する。 - 特許庁
A semiconductor device comprises: a plurality of data input/output terminals DQ0 to DQn and a strobe terminal DQS which are electrically connected in common by a test probe 6a; a command address terminal CA connected to the test probe 6b; and an output control circuit 31 for performing selection of data output circuits 10 to 1n on the basis of a signal input to the command address terminal CA.例文帳に追加
試験プローブ6aによって電気的に共通接続される複数のデータ入出力端子DQ0〜DQn及びストローブ端子DQSと、試験プローブ6bに接続されるコマンドアドレス端子CAと、コマンドアドレス端子CAに入力される信号に基づいて、データ出力回路10〜1nの選択動作を行う出力制御回路31と、を備える。 - 特許庁
In the line test system for an in-band ringer subscriber circuit, an electronic exchange 4 connects to an in-band ringer IBR terminal 2 via a subscriber line 3, the IBR terminal 2 connects to a telephone set 1 and a maintenance terminal 10 for system maintenance connects to the electronic exchange 4.例文帳に追加
このインバンドリンガー加入者回路の回線試験システムは、電子交換機4が加入者回線4を介してインバンドリンガー(IBR)端末2を接続し、IBR端末2は電話機1を接続し、また、電子交換機4にはシステムの保守用として保守端末10が接続されている。 - 特許庁
A burn-in device 1 sets an electric power source and a GND at 0 V, a control signal-1 (IN1 terminal) at 5 V, and a control signal-2 (IN2 terminal) at 0 V respectively, in a pretest before a burn-in test, to be output to a burn-in substrate 2, and monitors a monitor output (Monitor terminal).例文帳に追加
バーンイン試験行う前のプリテストにおいて、バーンイン装置1は電源及びGNDを0V、制御信号1(IN1端子)を5V、制御信号2(IN2端子)を0Vに設定してバーンイン基板2に出力し、モニター出力(Monitor端子)を監視する。 - 特許庁
The circuits in such a configuration are connected in parallel as many as the number of capacitors to be tested, the terminal of each circuit connecting the anode of the diode 4 and a terminal connecting the cathode side of the capacitor 2 while sandwiching each measuring terminal 3b are used as power supply terminals, and a test voltage is impressed by a power source 5.例文帳に追加
この構成の回路を、被試験コンデンサ個数分並列に接続し、各回路におけるダイオード4のアノードを接続した端子と、コンデンサ2の陰極側を各測定端子3bを挟んで接続した端子とを電源端子とし、電源5により試験電圧を印加する。 - 特許庁
The testing facility terminal (13) automatically changes an interface (14) based on the transferred information to meet the electrical equipment (1) to be tested, carries out the electrical characteristics evaluation/test and transfers the test result via the network (10) to the host computer (11).例文帳に追加
転送された情報から試験設備端末(13)は、対象となる電気機器(1)に合わせてインターフェイス(14)を自動的に変更し、電気特性評価試験を行い、試験結果をホストコンピュータ(11)にネットワーク(10)を介して転送する。 - 特許庁
To output an optional data pattern to a plurality of drive units in a test mode in a semiconductor device which accepts parallel data inputted to a plurality of terminals in a normal operation mode and accepts serial data by a particular terminal in the test mode.例文帳に追加
通常動作モード時には、複数の端子に入力されたパラレルデータを受け付け、テストモード時には、特定端子でシリアルデータを受け付ける半導体装置において、テストモード時に、任意のデータパターンを複数の駆動部に出力することを可能にする。 - 特許庁
An access point 1 performs radio communication with a radio terminal 2 by OFDM, and performs a return test of test pattern data for measuring an error rate for a guard interval time of the OFDM by providing a plurality of candidate values in the guard interval time.例文帳に追加
アクセスポイント1は、無線端末2との間でOFDMにより無線通信を行い、OFDMのガードインターバル時間に対する誤り率を測定するためのテストパタンデータの折り返し試験をガードインターバル時間に複数の候補値を設けて行う。 - 特許庁
In a preferable embodiments, the logic chip has further a selector/output circuit selecting a memory access signal from the logic circuit and an access signal for memory test from the memory chip test circuit and outputting them to the terminal for memory access.例文帳に追加
より好ましい実施例では,ロジックチップは,更に前記論理回路からのメモリアクセス信号と前記メモリチップ試験回路からのメモリ試験用アクセス信号とを選択して前記メモリアクセス用端子に出力するセレクタ・出力回路を有する。 - 特許庁
A testing device 100 decides test items and when performing the wireless transmission characteristic test, a layer-3 signal is transmitted between the device and mobile terminal equipment 150 to realize wireless connection by a CDMA wireless interface, thereby transmitting a signal to be measured.例文帳に追加
試験装置100は、試験項目を判断し、無線送信特性試験を行う場合には、移動端末装置150との間でレイヤ3信号を伝送してCDMA無線インターフェースによる無線接続を実現し、被測定用信号を伝送する。 - 特許庁
To provide a Solfege learning system, a Solfege learning providing server and a program which make a user terminal connected to a network execute a test based on learning data having generated Solfege subjects to be learned and automatically evaluate the test result.例文帳に追加
ネットワーク接続された利用者端末に学習されるソルフェージュの科目の生成した学習データに基づくテストを実施させ、当該テストの結果を自動評価するソルフェージュ学習システム、ソルフェージュ学習提供サーバ、及びプログラムを提供する。 - 特許庁
A testing device 100 judges test items and, when performing the wireless transmission characteristics test, transmits a layer-3 signal to mobile terminal equipment 150 to realize a wireless connection by a CDMA wireless interface, thereby transmitting a signal to be measured.例文帳に追加
試験装置100は、試験項目を判断し、無線送信特性試験を行う場合には、移動端末装置150との間でレイヤ3信号を伝送してCDMA無線インターフェースによる無線接続を実現し、被測定用信号を伝送する。 - 特許庁
To provide a semiconductor device in which operation can be performed by only one test result output terminal even when a plurality of memories having different specifications one another, in a one chip type semiconductor device which mounts a memory and can perform a self test of the memory.例文帳に追加
メモリを搭載し、メモリの自己テストを実行可能な1チップ型半導体装置において、相異なる仕様を持つ複数のメモリを搭載する場合でも、テスト結果出力端子を1つで済ますことができる半導体装置の提供。 - 特許庁
In an environmental acceleration cracking monitoring device and a method, a positioning mechanism 14 of a testing tool 12 is provided, for equalizing each relative position of a test piece 11 to a current supply terminal 15 and a potential difference measuring terminal 16.例文帳に追加
環境助長割れ監視装置および方法において、電流供給端子15、電位差計測端子16に対する試験片11の相対位置を同一にする試験冶具12の位置決め機構14を設けたことを特徴とする。 - 特許庁
At the user side terminal 2, the question displayed on the monitor screen of a display part 25 is answered, a test is forcibly ended when the limit time of the entire question collection elapses and the answers are transmitted altogether to the center side terminal 1.例文帳に追加
ユーザ側端末2は、表示部25のモニタ画面に表示された設問に回答し、設問集全体の制限時間が経過した時にテストを強制的に終了して、回答を一括してセンター側端末1に送信する。 - 特許庁
In this development support device 1 for an electronic computer, the JTAG connector 5 to be connected with a JTAG socket 105 of a target board 101 is provided with a terminal for JTAG test and a signal terminal exclusive for the on-chip debug.例文帳に追加
電子計算機用開発支援装置1において、ターゲットボード101のJTAGソケット105と接続するためのJTAGコネクタ5は、JTAGテスト用端子とオンチップデバッグ専用信号端子とを有している。 - 特許庁
The value of the second output terminal of the combination circuit 1 is read from the through latch 7, the second input terminal value of the combination circuit 2 is set to the through latch 7, whereby the test of the combination circuits 1-2 can be easily performed.例文帳に追加
組合せ回路1の第2出力端子の値をスルーラッチ7から読み取り、組合せ回路2の第2入力端子の値をスルーラッチ7に設定することにより、組合せ回路1〜2のテストを容易に行うことができる。 - 特許庁
To provide a semiconductor memory which can easily and accurately discriminate a contact state of an external terminal by same simple timing as that in normal operation without adding an exclusive terminal for test after mounting a semiconductor chip on a board.例文帳に追加
半導体チップをボードに実装後、専用の試験用端子を追加しなくても、通常動作と同じ簡易なタイミングによって、容易に精度良く、外部端子のコンタクト状態を判定することができる半導体記憶装置を提供する。 - 特許庁
As the input signal is delayed by the delay circuit 2, signals with time difference are input to the data input terminal D of the latch circuit 1 and the timing input terminal T to perform a test to guarantee a setup time and a hold time.例文帳に追加
該入力信号は遅延回路により遅延されるため、時間差を持った信号がラッチ回路1のデータ入力端子Dとタイミング入力端子Tに入力されてセットアップ時間及びホールド時間の保証テストが実施される。 - 特許庁
The portable terminal 100 includes a vibrator 107 which applies vibration to electronic components such as CPU 101 and RAM 102 mounted on a printed circuit board at the time of circuit function test for self-diagnosis of the function of the printed circuit board of the portable terminal 100.例文帳に追加
携帯端末100のプリント回路基板の機能を自己診断する回路機能検査時に、プリント回路基板に実装されたCPU101やRAM102等の電子部品に振動を加えるバイブレータ107を設ける。 - 特許庁
An aptitude diagnostic server 10 acquires the cookie of the terminal 40 from the personal information management device 20 at accepting an aptitude diagnostic request from the terminal 40, and acquires a rule for deciding a diagnostic test from the rule management server 30.例文帳に追加
適性診断サーバ10は、端末40から適性診断の要求を受け付けると、端末40のクッキーを個人情報管理装置20から取得し、また、診断テストを決定するためのルールをルール管理サーバ30から取得する。 - 特許庁
When a signal input from a TEST signal input terminal 40 is an "H" level, a switch circuit 30 is set to ON to establish a short circuit between the output of an input circuit 12 (node N2) and an input terminal 20 (node N1).例文帳に追加
TEST信号入力端子40から入力される信号が「H」レベルのときに、スイッチ回路30がONし、入力回路12の出力(ノードN2)と入力端子20(ノードN1)とがショートした状態になる。 - 特許庁
A terminal (a) of a switch SW is connected to a terminal (b) thereof, an alternating current voltage is impressed between a cable conductor and shielding of a measuring objective cable 3, by a pattern, for example, shown in Fig.3, from a transformer 1 for a test, to be blocked in the vicinity of a zero cross.例文帳に追加
スイッチSWの端子(a)と端子(b)を接続して、試験用変圧器1より、例えば図3に示すパターンにて測定対象ケーブル3のケーブル導体−遮蔽間に交流電圧を課電し零クロス付近で遮断する。 - 特許庁
The potential difference set by the potential difference setting means is applied to the first and the second terminals via the inter-terminal connection control means to test the circuit to be tested.例文帳に追加
電位差設定手段によって設定された電位差を、端子間接続制御手段を介して、第1及び第2の端子に印加して、被試験回路を試験する。 - 特許庁
To provide a technique for modifying a test containing pictographic characters with full expression when displaying it in an information terminal having at least a display screen.例文帳に追加
少なくとも表示画面を持つ情報端末において、絵文字入りテキストを表示する際に、豊かな表現で修飾する技術を提供することを目的とする。 - 特許庁
Test data of 8 bits given from an input pin 20 are extended into 32 bits in an extension part 21, and passed to an input terminal CI of a core part 10 via a selector 22.例文帳に追加
入力ピン20から与えられた8ビットの試験データは、拡張部21で32ビットに拡張され、セレクタ22を介してコア部10の入力端子CIに与えられる。 - 特許庁
The test wiring 8 is laid on a semiconductor device mounting area and an external terminal area for continuity between both areas through the via hole 9.例文帳に追加
テスト配線8は、半導体素子搭載面と外部端子搭載面に配置し、半導体素子搭載面と外部端子搭載面との導通をビアホール9により行う。 - 特許庁
A hole for the screw and a hole for a projecting part, into which the projecting part of the equipment is inserted when a test voltage device is connected with the power input terminal, are formed on the first wall.例文帳に追加
一の壁にはネジ用孔と電源入力端子に試験電圧装置が接続されると装置の凸部が挿入される凸部用孔が形成されている。 - 特許庁
To provide an apparatus and program for simulating propagation environment capable of using data unique to an area wherein a terminal field test is actually conducted for a propagation parameter.例文帳に追加
実際に端末フィールド試験を行うエリア固有のデータを伝搬パラメータとして用いることのできる伝搬環境模擬装置およびプログラムを提供することを目的とする。 - 特許庁
To realize electric fuse melting in a final test process without undesirably increasing a fuse-only terminal in a state where a semiconductor chip is mounted on a package.例文帳に追加
半導体チップがパッケージに実装された状態でのヒューズ専用端子を不所望に増加させることなく、最終テスト工程での電気ヒューズ溶断を実現する。 - 特許庁
At DTM communication, a DL layer 17 notifies a voice communication state representing whether it is in voice call with a test object terminal 5 or not to a GRR layer 13.例文帳に追加
DTM通信を行う際、DL層17は、試験対象端末5との音声通話中であるか否かを表す音声通信状態をGRR層13に通知する。 - 特許庁
For outputting the test result data to a terminal of the client, an output data compressor 16 compresses the data to decrease an information quantity.例文帳に追加
その試験結果データーが委託先の端末装置に出力される場合には、情報量を減らすために、出力データー圧縮部16でデーター圧縮が行なわれる。 - 特許庁
To detect a defect of a selector which selects one from a plurality of test results of memories to output to a result output terminal without adding a special circuit or the like.例文帳に追加
特別な回路等を追加することなく、複数のメモリの試験結果から一つを選択して結果出力端子へ出力するセレクタの不良を検出すること。 - 特許庁
To provide a frequency synthesizer circuit which can be tested easily in a wafer-probing test before setup, without the terminal of a voltage control oscillator outputting signals to the outside.例文帳に追加
電圧制御発振器の端子が外部に出力することなしに、組み立て前のウエハプロービング試験で容易に試験可能な周波数シンセサイザ回路を提供する。 - 特許庁
An output signal from a delay circuit 21 delaying the input signal and a signal applied to a test signal input terminal test2 are given to the OR circuit 23.例文帳に追加
オア回路23には、入力信号を遅延した遅延回路21の出力信号とテスト信号入力端子test2 に印加された信号とが入力される。 - 特許庁
At scan shift operation, a signal of a signal level Hi is inputted to an operation mode switching signal input terminal SE of a selector 29 to select a scan test signal of SI.例文帳に追加
スキャンシフト動作時は、セレクタ29の動作モード切替信号入力端子SEに信号レベルHiの信号を入力してSIのスキャンテスト信号を選択する。 - 特許庁
When the output of an AND circuit 6 becomes a high level by a bus cycle end signal BE, a flip flop 8 outputs a high-level test signal Te from a data terminal.例文帳に追加
バスサイクルエンド信号BEにより、論理積回路6の出力がハイレベルとなるとフリップフロップ8はデータ端子からハイレベルのテスト信号Teを出力する。 - 特許庁
To apply proper stress even to an I/O cell other than a terminal used for the output and input of a scan, at the time of a burn-in test using a scanning circuit.例文帳に追加
スキャン回路を用いたバーンインテスト時に、スキャンの入力と出力で使用する端子以外のI/Oセルに対しては、適切なストレスを印加することができない。 - 特許庁
In bothe modes of the normal operation mode and the test mode, the output buffer 10 is operated and data from the output control circuit 1 is outputted from the output terminal 6.例文帳に追加
通常動作モードとテストモードの両方において、出力バッファ10を動作させて出力制御回路1からのデータを出力端子6から出力させる。 - 特許庁
To provide a semiconductor integrated circuit which can be observed at all terminals, without omitting nonconformities of the inability of inspecting faults in a terminal which cannot be observed by a wafer-level burn-in test.例文帳に追加
ウェハレベルバーンインテストで観測できていない端子での不具合を見逃さずすべての端子に対して観測することができる半導体集積回路を提供する。 - 特許庁
To provide a polishing device capable of polishing a distal end of a connection terminal of a connector when an action test of the circuit board is performed using the connector mounted to the circuit board.例文帳に追加
回路基板に取り付けられたコネクタを用いて回路基板の動作試験をする場合に、コネクタの接続端子の先端を研磨可能な研磨装置を提供する。 - 特許庁
A lightning surge voltage by the thunder surge generator 2 is applied from the ground terminal of the equipment 1 to be tested and a test is made for allowing the lightning current to pass through from the grounded power supply line.例文帳に追加
雷サージ発生器2による雷サージ電圧を、被試験機器1のアース端子から印加して、接地された電源線から雷電流が抜けるような試験を行う。 - 特許庁
The terminal unit 10, in the department of medical examination and treatment accepting the notice of retest from the test request accepting server 8, accepts an application for regular reservation, when approving the conditions for the retest.例文帳に追加
検査依頼受付サーバ8から再検査通知を受け取った診療科端末10が、再検査の検査条件を承認すると本予約の申し込みが行われる。 - 特許庁
A CCD 44 comprises a test terminal 57 used for confirming the operation of the CCD 44 and a temperature sensor 60 for detecting the temperature of the CCD 44.例文帳に追加
CCD44は、このCCD44の動作確認に用いられるテスト用端子57と、CCD44の温度を検出するための温度センサ60とを備えている。 - 特許庁
So, there is provided an inspection exclusive use terminal 12 inside the arrangement of the regular terminals 11 on the main surface of a chip 10 for contacting the probe needle in the probe test.例文帳に追加
そこで、チップ10主表面において、正規端子11の配列の内側に、プローブ試験時に探針を接触させるための検査専用端子12を設けている。 - 特許庁
The test circuit for SDRAM 101 is provided within the ASIC 100, whereby the taking a terminal for testing the SDRAM 101 outside of the SIP101 is dispensed with.例文帳に追加
ASIC100内に、SDRAM101のテスト回路を設けることにより、SDRAM101のテストのための端子をSIP102の外部に出す必要がなくなる。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|