1153万例文収録!

「test terminal」に関連した英語例文の一覧と使い方(15ページ目) - Weblio英語例文検索


小窓モード

プレミアム

ログイン
設定

設定

Weblio 辞書 > 英和辞典・和英辞典 > test terminalに関連した英語例文

セーフサーチ:オン

不適切な検索結果を除外する

不適切な検索結果を除外しない

セーフサーチについて

test terminalの部分一致の例文一覧と使い方

該当件数 : 1197



例文

To enable the constitution of a device with minimized test system and terminal number in a debug device for a plurality of processor cores, and the high-speed execution thereof.例文帳に追加

複数プロセッサコアのデバッグ装置において、最小限のテストシステムと端子数で装置を構成可能であり、かつ、高速に実行可能であるようにする。 - 特許庁

To provide a simple short circuit plate for withstand voltage test capable of short-circuitting respective terminals of a terminal stand by setting them by almost single action.例文帳に追加

端子台の各接続端子間に殆どワンタッチでセットして、それらの間を短絡することができる簡易な耐電圧試験用短絡板を提供すること。 - 特許庁

The test circuit chip 21 comprises a very small spherical semiconductor chip and provided in the vicinity of the needle root of each probe terminal 12 as close as possible.例文帳に追加

テスト回路チップ21は、微小な球面半導体チップからなり、各プローブ端子12の針元近傍に極力近接させて設けられている。 - 特許庁

To provide a trunked system capable of testing a radio terminal device by switching the device to a test mode remotely from a base station device.例文帳に追加

本願発明は、基地局装置から遠隔で無線端末装置をテストモードに切り替えてテストをすることのできるトランクドシステムの提供を目的とする。 - 特許庁

例文

When the test transistor 145 is turned on, a signal (constant current or constant voltage) applied to a signal input terminal 146 is applied to a source signal line 18.例文帳に追加

テストトランジスタ145がオンすると、信号入力端子146に印加された信号(定電流または定電圧)をソース信号線18に印加する。 - 特許庁


例文

A nozzle forming member in the vicinity of a section in which the test terminal is arranged is separated from nozzle forming members for the other sections to reduce the volume of the nozzle forming member in the vicinity of the above section.例文帳に追加

テスト端子を配置した部分近傍のノズル形成部材の体積が少なくなるように、他の部分のノズル形成部材から分離して設ける。 - 特許庁

A test-only wiring pattern 5 is arranged on a base board 1 for every tested pair chip 6 so as to be connected to a testing terminal 10.例文帳に追加

基板1に、各被試験ベアチップ6毎にテスト用の専用パターン配線5を設け、これらの専用パターン配線5をテスト用端子10に接続する。 - 特許庁

A terminal 4 records the luminescent spot pixel positions and levels of the luminescent spots in an external storage device 5 as a file for the image test results.例文帳に追加

端末4は、画像テスタ1により検出された輝点箇所の輝点画素位置と輝点レベルを、画像テスト結果ファイルとして外部記憶装置5に記録する。 - 特許庁

The processed results by the logic section 2 are compared with the pattern data PTN of the output expected values, and the compared results are outputted from a test output terminal 6.例文帳に追加

比較器5では、ロジック部2の処理結果が出力期待値のパターンデータPTNと比較され、その比較結果が試験出力端子6から出力される。 - 特許庁

例文

A JTAG(joint test action group) controller 11 arranged outside an optical communication line board 1 is connected through a JTAG terminal 7 to a JTAG mechanism 43.例文帳に追加

光通信回線ボード1外部に配設されたJTAG制御装置11はJTAG端子7を介してJTAGメカニズム43に接続されている。 - 特許庁

例文

When a semiconductor integrated circuit device is supplied with electric power and then a control circuit 2 is made ON, a test signal is inputted from a clock output terminal 6.例文帳に追加

半導体集積回路装置に電源供給した後に、コントロール回路2がONとなったとき、クロック出力端子6よりテスト信号を入力する。 - 特許庁

The addition part 13 is connected to respective output parts 15 to add analog quantities and output the added result from a test terminal (PAD) 14 to the external.例文帳に追加

加算部13は、それぞれの出力部15に接続されアナログ量を加算し、加算結果をテスト端子(PAD)14から外部に出力する。 - 特許庁

One light emitting point more superior in characteristic in an aging test is selected to perform wiring to an exterminal terminal with respect to an electrode corresponding to the light emitting point.例文帳に追加

エージング試験での特性が優れた方の発光点を選択し、その発光点に対応する電極に対して外部端子への配線を行う。 - 特許庁

After the test, only a region of a wiring sheet section 20 excluding the terminal 25 for testing is separated, thus obtaining the sheet mount chip 60 as KGD.例文帳に追加

このテストののち、テスト用端子25を含まない配線シート部20の領域のみ切り離すことにより、KGDとしてのシートマウントチップ60を得ることができる。 - 特許庁

To provide a semiconductor device which is not easily placed in test mode even when high voltage noise is input to a terminal also used for testing.例文帳に追加

この発明は、テスト兼用端子に高電圧のノイズが入力された場合でも容易にテストモードに入ることのない半導体装置を提供する。 - 特許庁

The composite image of the test patterns is sent from the master projector 1 and displayed as a web page on the screen of a terminal device 10 that a user operates.例文帳に追加

合成されたテストパターンの画像は、ユーザの操作する端末装置10の画面に、マスタのプロジェクタ1から送信されるWebページとして表示される。 - 特許庁

Since parallel input patterns are converted to series patterns and outputted from an output terminal, even when the number of output terminals are few, a connection test can be performed.例文帳に追加

並列の入力パターンを直列に変換して出力端子から出力するため、出力端子の数が少ない場合にも、接続試験を実行できる。 - 特許庁

To provide a semiconductor integrated circuit capable of supplying high-speed, stable clock to an internal circuit without adding a test terminal.例文帳に追加

テスト端子を追加せずに、高速の安定したクロックを内部回路に供給することができる半導体集積回路を提供することを目的とする。 - 特許庁

A terminal device (17) generates test signals for a digital filter circuit (12), operates the digital filter circuit, and selectively observes the internal signal or the like.例文帳に追加

端末装置(17)はデジタルフィルタ回路(12)にテスト信号を発生し、デジタルフィルタ回路を動作させ、その内部信号等を端末装置にて選択的に観測する。 - 特許庁

To provide a contact pin and a socket for electrical components wherein pasting to the electrical components terminal is suppressed and a resistance value can be made small even after a burn-in test.例文帳に追加

バーンイン試験後でも電気部品端子との貼り付きを抑制すると共に、抵抗値を小さくできるコンタクトピン及び電気部品用ソケットを提供する。 - 特許庁

An alarm outputting part 26 outputs an alarm message composed of a resources number, an abnormality factor, etc., to a maintenance terminal when abnormality is detected as the result of test.例文帳に追加

アラーム出力部26は、試験の結果、異常が検出されたとき、リソース番号、異常要因などからなるアラームメッセージを保守端末へ出力する。 - 特許庁

Each signal input terminal of a plurality of direct current indicators 3, etc., mounted on the monitoring board is provided respectively with each test switch 4, etc.例文帳に追加

監視盤に取付けられた複数の直流電流指示計3、…、3の各々の信号入力端子には、それぞれ試験スイッチ4、…、4が設けられている。 - 特許庁

An electronic voting terminal is provided with a lock device for using a prescribed key to be unlocked and further inputting a prescribed password to make the printer 20 perform test printing.例文帳に追加

所定のキーを用いて開錠し、さらに所定のパスワードを入力することによりプリンタ20がテスト印字を行なえるようにするロック装置を備える。 - 特許庁

To modify a test pattern so as to be in accord with input-output switching timing of an input-output terminal of an integrated circuit measured by an input-output switch timer.例文帳に追加

入出力切替えタイミングが測定する集積回路の入出力端子の入出力切替えタイミングに合うようにテストパタンを修正する。 - 特許庁

In the subscriber line testing system, an IP converter 6 provided with a test connection control part 61 for receiving a test request from a subscriber terminal 2 is connected through an IP network to a new test reception board system 1B, and the IP converter 6 includes a test command conversion part 62 for converting control information by the IP network to control signals using a speech channel (B channel).例文帳に追加

加入者端末2から試験依頼を受け付ける試験接続制御部61を備えたIP変換装置6が、IP網を介して新試験受付台システム1Bを接続される加入者線試験システムであって、IP変換装置6は、さらにIP網による制御情報を通話チャネル(Bチャネル)を用いた制御信号に変換する試験コマンド変換部62を備える。 - 特許庁

The bidirectional photothyristor test device 21 serially connects a second connection terminal 27, a power source V, a first switch SW1, a resistor R, a second switch SW2 and a first connection terminal 26, and is constituted to interpose a capacitor C between the second connection terminal 27 and a node 25.例文帳に追加

双方向フォトサイリスタテスト装置21を、第2接続端子27,電源V,第1スイッチSW1,抵抗R,第2スイッチSW2,第1接続端子26を直列に接続し、第2接続端子27とノード25との間にコンデンサCを介設して構成する。 - 特許庁

If the high level indicating the test time is inputted to the TESTMODE terminal, the clock supply circuit 50 imparts the clock signal CK to the CLK input terminal, the DFF circuits 31-3n latch the output signal of the output terminal D0-D31.例文帳に追加

また、TESTMODE端子に、テスト時であることを示すハイレベルが入力される場合には、クロック供給回路50は、クロック信号CKをCLK入力端子に与えて、DFF回路31〜3nは、出力端子D0〜D31の出力信号をラッチする。 - 特許庁

The driving circuit 100 includes: an electric charge discharging circuit 33 which connects a first terminal 4 supplied with the high negative voltage VGL to a second terminal 2 of a ground voltage GND in response to a drop of a power source voltage VDC; and a test external terminal 6.例文帳に追加

表示装置用駆動回路100は、電源電圧VDCの低下に応じて、高圧負電圧VGLが供給される第1端子4を接地電圧GNDの第2端子2に接続する電荷放電回路33と、テスト用外部端子6とを具備する。 - 特許庁

The flip-flops 5 with a reset terminal are inserted on the scan paths 3 and the flip-flops 5 with reset terminal are specified by a mask register 4 and are reset, so that the flip-flop values out of the test object for inputting in the flip-flops 5 with reset terminal are initialized and masked.例文帳に追加

スキャンパス3上にリセット端子付きフリップフロップ5を挿入し、マスクレジスタ4によりリセット端子付きフリップフロップ5を指定してリセットすることにより、リセット端子付きフリップフロップ5に入力するテスト対象外フリップフロップの値を初期化し、マスクする。 - 特許庁

In the abnormal test for short-circuiting a terminal T1 of a primary coil L1 and a terminal T5 of a secondary coil L2 in a transformer 10, a limiting resistor R1 for limiting a current flowing in a testing resistor R10 is provided between the secondary coil L2 and the terminal T5.例文帳に追加

トランス10の1次側コイルL1の端子T1と2次側コイルL2の端子T5とを短絡させる異常試験において、試験用抵抗R10に流れる電流を制限するための制限抵抗R1を、2次側コイルL2と、端子T5との間に設ける。 - 特許庁

To provide a wireless data communication terminal that transmits a test radio wave to other terminal so as to check a state of a radio wave with respect to the other terminal thereby simply permitting establishment of other communication route and to provide a method for detecting a state of radio wave.例文帳に追加

この発明は、端末から他端末に試験電波を発して、他端末との電波状態をチェックすることにより別の通信ルートを簡単に確立することができる無線データ通信端末及び電波状態検出方法の提供を目的とする。 - 特許庁

To set a test mode by using only one user terminal without providing any terminal dedicated to mode setting since the securement of a terminal for testing is a major task in the case of an LSI with a small number of terminals mounted on a system such as an IC card.例文帳に追加

ICカード等のシステムに搭載される端子数の少ないLSIにおいては、テスト用端子の確保が大きな課題であり、本発明は、モード設定専用端子を設けることなくユーザー端子1本のみでテストモード設定を可能にすることを目的とする。 - 特許庁

Packet, data containing a mail address number of the terminal is transmitted from the maintenance terminal to the mail address number of the test terminal and a reply, is confirmed, so that it is confirmed whether a packet data call process is functioning of a base station wireless installation operates normally.例文帳に追加

保守端末装置から同端末のメールアドレス番号を含んだパケットデータを試験端末装置のメールアドレス番号に対して送信し返信を確認することで、基地局無線装置のパケットデータ呼処理機能が正常に動作しているかを確認する。 - 特許庁

A plurality of systems of test signal forming circuit (10, 50) and test signal transmitting circuit (20, 60) are provided, and data of different portable telephone systems is written in respective transmission systems so that test signals of a plurality of different portable telephone systems can be transmitted to a portable terminal 100 simultaneously or in combination.例文帳に追加

テスト信号形成回路(10、50)とテスト信号送信回路(20、60)を複数系統設け、それぞれの送信系統に異なる携帯電話システムのデータを書き込み、これによって複数の異なる携帯電話システムのテスト信号を同時にあるいは組み合わせて携帯端末100へ送信可能とする。 - 特許庁

A test circuit 1 includes a plurality of data holding circuits provided corresponding to the plurality of peeling reinforcement blocks, a test signal supply terminal for supplying a test signal to one end of each of the plurality of peeling reinforcement blocks, and a nonvolatile storage circuit connected to the plurality of data holding circuits.例文帳に追加

前記テスト回路1は、前記複数の剥離補強ブロックに対応して設けられた、複数のデータ保持回路と、前記複数の剥離補強ブロックの各々の一端に、テスト信号を供給する、テスト信号供給端と、前記複数のデータ保持回路に接続された、不揮発性の記憶回路とを備える。 - 特許庁

In a test time, a TEST flag signal is 'H', a switch SWA is turned off, a switch SWB is turned on, an external power source for test of which voltage is varied is connected to the memory core 107 through an external power source connection terminal 101, an output of a second boosting circuit 105 is supplied to the voltage drop power source 108.例文帳に追加

試験時においては、TESTフラグ信号が「H」となり、スイッチSWAはオフ、スイッチSWBはオンとなり、メモリコア107には、外部電源接続端子101を介して、電圧が変動するテスト用の外部電源が接続され、降圧電源108には、第2の昇圧回路105の出力が供給される。 - 特許庁

Then, a test mode B is designated by the switching signal TA/TB, to thereby switch the transfer switch 8 to the terminal B side, and the test input data are read out from the FIFO memory 2 and imparted to the logic block 1, and a processing result outputted from the logic block 1 is stored in the FIFO memory 2 as test output data.例文帳に追加

次に、切替信号TA/TBでテストモードBを指定して切替スイッチ8を端子B側に切り替え、FIFOメモリ2からテスト入力データを読み出して論理ブロック1に与え、この論理ブロック1から出力される処理結果をテスト出力データとしてFIFOメモリ2に格納する。 - 特許庁

When the delay test on the output terminal side of the customer-designed circuit 12 and that on the input terminal side of the IP macro 10 are acceptable, a delay between the scanning flip-flops 18 and 14 is determined as satisfactory.例文帳に追加

顧客側設計回路12の出力端子側の遅延試験及びIPマクロ10の入力端子側の遅延試験が合格であれば、スキャンフリップフロップ18、14間の遅延に問題はないと判定する。 - 特許庁

When a computer device 10 is connected to the kiosk terminal 20, a user support center terminal 30 transmits a starting up file to the computer device 10 for starting it up, acquires a model number of the device, and transmits a corresponding operation test file.例文帳に追加

ユーザサポートセンタ端末30は、コンピュータ装置10がキヨスク端末20に接続されると起動ファイルを送信してコンピュータ装置10を起動させ、装置型番を取得して対応する動作テストファイルを送信する。 - 特許庁

An intermediary computer 10 acquires personal data and test data from a user's terminal 20 and from a testing institution's terminal 40, and selects, based on the thus collected data, a medical institution suitable for the user.例文帳に追加

仲介者のコンピュータ装置10は、利用者および検査機関の端末装置20,40から個人情報および検査情報を取得し、これらの情報に基づいて利用者に適した診療機関を選定する。 - 特許庁

Consequently in a state before the sheet-like member 11 is pasted on the device body, the test signal terminal 16 is exposed outside via a through-hole, thereby testing signal characteristics using the terminal 16.例文帳に追加

従って、シート状部材11が装置本体に貼られる前の状態であれば、試験用信号端子16が、透孔を介して外部に露出しており、その端子16を使った信号特性の試験が可能になる。 - 特許庁

When the test pattern is input to the input terminal, an expected value expected to be output from the output terminal is output to determine whether the each DUT is troubled or not, using the expected value.例文帳に追加

入力端子にテストパターンが入力された場合に出力端子から出力されると期待される期待値を出力し、この期待値を利用して個々のDUTが故障しているか否かを判定する。 - 特許庁

To provide an IC test handler provided with a clamping device capable of restraining a lateral shift amount of an IC in an IC clamping process, and capable of preventing a terminal contact trouble or the like from occurring even in the IC having a reverse face terminal of a narrow pitch.例文帳に追加

ICクランプ過程でのICの横ずらし量を抑制でき、狭端子ピッチの裏面端子を持つICでも端子接触不具合等の発生を防止できるクランプ装置を備えたICテストハンドラの提供。 - 特許庁

A third FF circuit 13 outputs third hold data Dm3 of an LL level or H level from its output terminal Q, in accordance with a test pattern input from the scan-in terminal S1 of a first FF circuit 11.例文帳に追加

第3FF回路13は、第1FF回路11のスキャンイン端子SIから入力されるテストパターンに応じて、Lレベル又はHレベルの第3保持データDm3を出力端子Qから出力する。 - 特許庁

In a test mode, a control signal TDI is inputted in an input terminal 32, and is converted into an analogue signal by a D/A 37, and an analogue output signal AO is outputted from an output terminal through a selector 38.例文帳に追加

試験モード時、入力端子32に制御信号TDIを入力し、これをD/A37でアナログ信号に変換し、セレクタ38を介して出力端子からアナログの出力信号AOを出力する。 - 特許庁

Each test circuit chip 21 is connected to the probe terminal 12 via a wire provided for the inside of the card main body 11 and transmits and receives a signal to and from the LSI chip to be tested via the probe terminal 12.例文帳に追加

各テスト回路チップ21は、カード本体11の内部に設けられた配線を介してプローブ端子12と接続されており、プローブ端子12を介してテスト対象LSIチップと信号の授受を行う。 - 特許庁

Data inputted by a test data input terminal 2 is latched by the D flip flop 4 of a prestage by a clock signal inputted from a clock terminal 3 and is delayed with a delay component 6 by delay time td.例文帳に追加

テストデータ入力端子2より入力されたデータは、クロック端子3より入力されるクロック信号により、前段のDフリップフロップ4でラッチされ、その後、遅延成分6で遅延時間t_dだけ遅延する。 - 特許庁

Further, a test switch means is included for connecting a positive- or negative-pole side output terminal of the second sample/hold circuit and a negative- or positive-pole side input terminal of the first sample/hold circuit in accordance with a control signal.例文帳に追加

さらに,制御信号により第2のサンプルホールド回路の正または負極側の出力端子と第1のサンプルホールド回路の負または正極側の入力端子とを接続するテスト用スイッチ手段を有する。 - 特許庁

To provide an excessive distortion detector for a portable terminal in which the situations of using portable terminals on the market can be grasped without disassembling the portable terminal and implementing a reproduction test.例文帳に追加

本発明は、携帯端末を分解することなく、また再現試験を実施せずして市場における携帯端末の使用状況を把握できる携帯端末の過大歪み検出装置を提供することを目的とする。 - 特許庁

例文

An LSI tester 32 outputs a test signal from an analog signal generator 34 to an input terminal IN1, and tests the analog circuit blocks 39-42 collectively at a time, on the basis of this test signal and an output signal from an output terminal OUT4 detected by an analog signal inputting part 36.例文帳に追加

LSIテスタ32は、アナログ信号発生器34から入力端子IN1に対してテスト信号を出力し、このテスト信号とアナログ信号入力部36で検出した出力端子OUT4からの出力信号とに基づいて、アナログ回路ブロック39〜42を1度にまとめてテストする。 - 特許庁




  
Copyright © Japan Patent office. All Rights Reserved.
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する
英→日 日→英
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する

©2026 GRAS Group, Inc.RSS