「unit delay」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

An exchange system for routing an information packet to simultaneously receive various packet formats is disclosed, and this system comprises a plurality of input devices, a schedule unit, an exchange unit and a plurality of variable delay line units and for a packet before entering the exchange unit, wherein a length of time to be spent in a variable delay line unit is controlled by the schedule unit.例文帳に追加

種々のパケット・フォーマットを同時に受信できる情報パケットをルーティングする交換システムが開示され、このシステムは、複数の入力デバイスと、スケジュールユニットと、交換ユニットと、複数の可変遅延ライン・ユニットとを備え、パケットが交換ユニットに進入する前にパケットは、可変遅延ライン・ユニット内で費やす時間長さをスケジュールユニットが制御する。 - 特許庁

The variable group delay time imparting unit which gives a specified group delay time to incident light twice and variably rotates a polarization state after the group delay time is given firstly and before the group delay time is given secondly and is characterized in that the group delay time is given twice by one birefringent medium 3a.例文帳に追加

入射光に対して、所定の群遅延時間を２回与え、かつ、先の群遅延時間を与えてから後の群遅延時間を付与するまでの間に偏光状態を可変に回転させる可変群遅延時間付与器であって、前記群遅延時間を一つの複屈折媒質３ａにより２回与えることを特徴とする可変群遅延時間付与器。 - 特許庁

A deceleration control unit 32 of a transfer control unit 7 shortens the gap by decreasing the transfer speed of the mail to be sent to the delay transfer path 22, and an acceleration control unit 34 of the transfer control unit 7 elongates the gap by increasing the transfer speed of the mail to be sent to a main transfer path 23 downstream of the delay transfer path 22.例文帳に追加

搬送制御部７の減速制御部３２は、遅延搬送路２２へ送り込む郵便物の搬送速度を減速させてギャップを詰め、搬送制御部７の加速制御部３４は、遅延搬送路２２から下流側の主搬送路２３へ送り出す郵便物の搬送速度を加速してギャップを広げる。 - 特許庁

A de-interleave processing system selected by a short unit delay amount is selected in the case of an optical disk for normal density, and a de-interleave processing system selected by a long unit delay amount is selected in the case of a high-density optical disk.例文帳に追加

そして標準密度用の光ディスクのときには、短い単位遅延量に選ばれたデインタリーブ処理系を選択し、高密度の光ディスクのときには、長い単位遅延量に選ばれたデインタリーブ処理系を選択する。 - 特許庁

A drain current reduction rate calculation unit 13 calculates a drain current reduction rate of each transistor based on the deterioration index, and a propagation delay increase rate calculation unit 14 calculates a propagation delay increase rate based on the drain current reduction rate.例文帳に追加

ドレイン電流減少率算出部１３は、劣化指標に基づき、トランジスタのドレイン電流減少率を算出し、伝播遅延増加率算出部１４は、ドレイン電流減少率に基づき、伝播遅延増加率を算出する。 - 特許庁

A control terminal of a second gear speed relay RY2 and a driving circuit of a first gear speed solenoid valve SL1 are connected through a delay timer unit DT2, and a control terminal of a third gear speed relay RY3 and a driving circuit of a second gear speed solenoid valve SL2 are connected through a delay timer unit DT3.例文帳に追加

２速リレーRY2 の制御端子と１速ソレノイドバルブSL1 の駆動回路とをディレイタイマーユニットDT2 を介して接続し、３速リレーRY3 の制御端子と２速ソレノイドバルブSL2 の駆動回路とをディレイタイマーユニットDT3 を介して接続する。 - 特許庁

A pulse delay detection section 201 in a phase difference detection section 114 detects the delay amount, from the time when a control unit section 118 transmits an HD signal, until the control unit section 118 receives the HD signal returned via a camera head section 117.例文帳に追加

位相差検出部１１４中のパルス遅延検出部２０１は、制御ユニット部１１８においてＨＤ信号が送出した時点から、カメラヘッド部１１７を経由し往復してリターンするまでの遅延量を検出する。 - 特許庁

The signal level detector comprises a pulse delay circuit 10 consisting of delay units (gate circuits) 2 that sequentially delay delayed pulse Pin and transmit them and an encoder 20 that detects an arrival position of the delay pulses Pin in the pulse delay circuit 10 and generates digital data DT denoting the detected position, and an analog input signal Vin is applied to each delay unit 2 as a drive voltage.例文帳に追加

信号レベル検出装置は、遅延パルスＰｉｎを順次遅延して伝送する複数の遅延ユニット（ゲート回路）２からなるパルス遅延回路１０と、クロックＣＫに同期してパルス遅延回路１０内での遅延パルスＰｉｎの到達位置を検出し、その位置を表すデジタルデータＤＴを発生するエンコーダ２０とから構成され、アナログ入力信号Ｖｉｎは各遅延ユニット２に駆動電圧として印加される。 - 特許庁

A path candidate creation unit 104 selects paths included in a width from respective delay profiles for respective antennas in a predetermined path phase range whose center is a path phase inputted from a composite delay profile path phase selection unit 103, and outputs to a path selection unit 105.例文帳に追加

パス候補生成部１０４は、合成遅延プロファイルパス位相選択部１０３から入力されたパス位相を中心とした所定のパス位相範囲において、アンテナ毎の各遅延プロファイルからこの幅に含まれるパスをパス候補として選択しパス選択部１０５に出力する。 - 特許庁

The arithmetic unit 102 adds a feedback signal from a second stage AD converter 114 and subtracts a feedback signal outputted from the coefficient buffer 104 which multiplies the output of the delay unit 103 by a coefficient α and a feedback signal from the delay unit 105.例文帳に追加

このとき、演算器１０２においては、２段目のＤＡ変換部１１４からの帰還信号が加算されるとともに、遅延器１０３の出力に係数バッファ１０４にて係数αを乗じた帰還信号と遅延器１０５からの帰還信号がそれぞれ減算される。 - 特許庁

In this case, the arithmetic unit 102 sums a feedback signal from a 2nd stage analog/digital conversion section 114 and subtracts a feedback signal resulting from multiplying a coefficient α with an output of a delay unit 103 by the coefficient buffer and a feedback signal from a delay unit 105 respectively from the sum.例文帳に追加

このとき、演算器１０２においては、２段目のＤＡ変換部１１４からの帰還信号が加算されるとともに、遅延器１０３の出力に係数バッファにて係数αを乗じた帰還信号と遅延器１０５からの帰還信号がそれぞれ減算される。 - 特許庁

To avoid malfunction due to incorrect detection of communication data caused by delay in communication time from transmitting data by an outdoor unit until receiving data by an indoor unit, in an air conditioner composed of the outdoor unit and the indoor unit connected to the same communication line.例文帳に追加

同一の通信線に接続された室外機と室内機からなる空気調和機で、室外機の送信から室内機のデータ受信までの通信時間の遅れによる通信データの誤検知による誤動作を回避すること。 - 特許庁

A differential delay detection unit 113 determines the arbitrary number of differential delays between maximum peaks of the delay profile for each measuring cycle and averages the determined differential delays to determine differential delays between branches.例文帳に追加

遅延差検出部１１３は、遅延プロファイルの最大ピーク同士の遅延差を測定周期毎に任意数求め、求めた各遅延差を平均化することで、ブランチ間遅延差を求める。 - 特許庁

A fault detection rate calculating circuit 8 calculates the fault detection rate of the test pattern from the results of unit-delay simulation and full-delay fault simulation and outputs it to an output file.例文帳に追加

故障検出率計算回路８は、ユニット遅延シミュレーションおよびフル遅延故障シミュレーションの結果によりテストパタンの故障検出率を計算して出力ファイルに出力する。 - 特許庁

The reset signal is output to an arithmetic processing unit with random delay from the timing at which the reset signal for resetting the counter of a random number is input to a first random delay part.例文帳に追加

乱数のカウンタをリセットするリセット信号が第１ランダム遅延部に入力されたタイミングからランダムに遅延させて、演算処理装置にリセット信号を出力することを特徴とする。 - 特許庁

A multi-tap delay circuit 14 outputs a plurality of second echo signals by delaying the first echo signal output from the monaural echo generation unit 13 just for delay times t21, t22, ..., t2n.例文帳に追加

マルチタップ遅延回路１４は、モノラルエコー生成部１３から出力される第１エコー信号を遅延時間ｔ２１，ｔ２２，…ｔ２ｎだけ遅延させて複数の第２エコー信号を出力する。 - 特許庁

A time measuring unit 7 measures the processing delay y at each frame, and reflects the mean value of a plurality of the processing delays y measured at the latest to the predicted value of the processing delay.例文帳に追加

時間計測部７は、フレームごとの処理遅延ｙを計測するとともに、最新に計測した複数の処理遅延ｙの平均値を処理遅延の予測値に反映させる。 - 特許庁

To effectively carry out image processing such as gradation conversion or the like at a main control unit while suppressing a delay in display of a radiation image or delay in controlling radiation.例文帳に追加

Ｘ線画像の表示遅延、或いは、Ｘ線制御に関する遅延を抑えつつ、メイン制御ユニットにおける階調変換等の画像処理を効率よく行えるようにする。 - 特許庁

Delaying circuit units 101 to 10n of this constitution are cascade-connected and a control circuit 100 for supplying bias voltage to each delay circuit unit is provided to constitute the delay circuit.例文帳に追加

以上の構成の遅延回路ユニット１０１〜１０ｎを縦続接続し、各遅延回路ユニットにバイアス電圧を供給する制御回路１００を設けて遅延回路を構成する。 - 特許庁

Video signals Sr and Sp delayed by a field delay circuit 1 and a line delay circuit 2 are added by an arithmetic unit 4, and transmitted through an amplifier 5 so that an in-field interpolation signal Sfi can be generated.例文帳に追加

フィールド遅延回路１とライン遅延回路２で遅延された映像信号Ｓr，Ｓpを演算器４で加算し増幅器５に通してフィールド内補間信号Ｓ_fiを生成する。 - 特許庁

To favorably suppress increase in the size of a circuit even when a plurality of delay signals, in which a minimum unit of the delay amount is different from one another, are generated for one input signal.例文帳に追加

１つの入力信号に対して互いに遅延量の最小単位が異なる複数の遅延信号を生成する場合であれ、その回路規模の増大を好適に抑制する。 - 特許庁

To provide a digital phase locked loop(PLL) circuit that causes no hazard to an output clock of the PLL when a delay output lead-out position of unit delay elements in multi-stage connection is changed.例文帳に追加

デジタルＰＬＬ回路において、多段接続された単位遅延素子の遅延出力引き出し位置を変更する時にＰＬＬ出力クロックにハザードが発生しないようにする。 - 特許庁

In the case where the first network delay time and the second network delay time are approximately equal, a switching hub detection management unit 102 determines that a switching hub is not connected to the network.例文帳に追加

スイッチングハブ検出管理部１０２は、第１ネットワーク遅延時間と第２ネットワーク遅延時間とが略同じである場合に、ネットワークにスイッチングハブが接続されていないと判断する。 - 特許庁

Moreover, the generated clock signal is sent out as a feedback signal FB to the upstream side unit through a delay circuit 345 of which a delay amount is controlled according to a phase difference from the picture data.例文帳に追加

また、生成されたクロック信号は、画像データとの位相差によって遅延量が制御される遅延回路３４５を経て上流側装置へフィードバック信号ＦＢとして送出される。 - 特許庁

To provide a synchronization delay control circuit that copes with a low frequency clock with a comparatively small number of unit delay elements and obtains high synchronization accuracy with a high frequency clock.例文帳に追加

比較的少ない単位遅延素子数で低周波クロックに対応でき、しかも高周波クロックでの高い同期精度が得られるようにした同期遅延制御回路を提供する。 - 特許庁

To provide a high precision delay measurement equal to or less than the unit of milliseconds suitable for a measuring method or the like to which high precision is required for measuring delay time in a distributed computer network environment or the like.例文帳に追加

分散した計算機ネットワーク環境下などの高精度が要求される遅延時間の測定方法などに適するミリ秒単位以下の高精度な遅延測定を提供する。 - 特許庁

To provide a delay time output unit of a circuit breaker, which improves reliability of action by stably securing a delay time, with a simple structure and reduction of size.例文帳に追加

構成が簡単で、サイズを縮小できるとともに、遅延時間を安定して確保することにより、動作の信頼性を向上させる遮断器の遅延時間出力装置を提供する。 - 特許庁

This deterioration is recognized in the delay of output signal of the circuit for evaluation 3 and, therefore, the deterioration of the circuit 3 for evaluation is detected by providing a deterioration detecting unit 6 for detecting the delay.例文帳に追加

この劣化は、通常、評価用回路３の出力信号の遅延に現れ、この遅延を検出する劣化検出部６を設けて、評価用回路３の劣化を検出する。 - 特許庁

The delay unit is further configured such that the delay applied is changed for a subsequent performance of the data processing operation on at least one data value in response to the data processing instruction.例文帳に追加

さらに、遅延ユニットは、データ処理命令に応答して、適用される遅延を少なくとも１つのデータ値に対するデータ処理動作の以降の実行に対して変化させるように構成される。 - 特許庁

A delay unit 14 changes timing at which a detection unit 13 detects a terahertz wave 11 transmitted through a sample 19, which is originated from the terahertz wave 10 generated by a generation unit 12.例文帳に追加

１４は、発生部１２が発生させたテラヘルツ波１０がサンプル１９を透過したテラヘルツ波１１を検出するための検出部１３が検出するタイミングを変化させるための遅延部である。 - 特許庁

A delay profile generating unit 115, a maximum power path selecting unit 117, and a downstream main beam direction control unit 119 decide directions of beam to be transmitted on the basis of this value of the spatial signal power.例文帳に追加

遅延プロファイル生成部１１５、最大電力パス選択部１１７及び下りメインビーム方向制御部１１９は、この空間信号電力の値に基づいて送信すべきビーム方向を決定する。 - 特許庁

A correlation unit 17 obtains a correlation value between a received signal and a PN code outputted from a PN code phase delay unit 31, and a cumulative correlation unit 18 obtains a cumulative correlation value (subcarrier cumulative correlation value).例文帳に追加

相関器１７は、ＰＮコード位相遅延器３１が出力するＰＮコードと受信信号との相関値を求め、積算相関器１８は、その積算相関値（サブキャリア積算相関値）を求める。 - 特許庁

A synchronous state deciding unit 105 decides it from a phase error quantity outputted from a phase error calculating unit 104 whether or not synchronization is made, and outputs the synchronous state to a delay quantity control unit 106.例文帳に追加

同期状態判定部１０５は位相誤差算出部１０４から出力された位相誤差量から同期しているか否かを判定し、遅延量制御部１０６に同期状態を出力する。 - 特許庁

Then, the processed signal is input to a delay correlation unit to calculate a plurality of correlations between two successive frames.例文帳に追加

次に、処理された信号を遅延相関部に入力し、連続する２つのフレーム間の複数の相関を計算する。 - 特許庁

The delay timer unit DT2 is energized simultaneously with a gear shift, and the relay RY2 is switched on after a predetermined time to shift a gear to the second gear speed.例文帳に追加

変速と同時にディレイタイマーユニットDT2 に通電され、一定時間後にリレーRY2 がオンして２速に変速される。 - 特許庁

The packed K-color image data are restored, with delays in the delay memory, to a normal pixel unit in the pixel division part.例文帳に追加

パッキングされたＫ色画像データはディレイメモリで遅延された後、画素分割部で通常の画素単位に復元される。 - 特許庁

The multiplier 13 multiplies the output signal of the comparator 11 by the delayed output signal of the delay unit 12.例文帳に追加

乗算器１３においては、比較器１１の出力信号と遅延器１２の遅延出力信号とを乗算している。 - 特許庁

The residual signal is delivered to the amplifier unit 200 via a connection terminal 3a and also to a delay circuit 8.例文帳に追加

残差信号は、接続端子３ａを介してアンプ装置２００に伝達されるとともにディレイ回路８にも伝達される。 - 特許庁

The packed M color image data are restored, with delays in a delay memory, to a normal pixel unit in the pixel division part.例文帳に追加

パッキングされたＭ色画像データはディレイメモリで遅延された後、画素分割部で通常の画素単位に復元される。 - 特許庁

The delay timer unit DT3 is energized through the relay RY2, and the relay RY3 is switched on after a predetermined time to shift the gear to a third gear speed.例文帳に追加

リレーRY2 を通じてディレイタイマーユニットDT3 へ通電され、一定時間後にリレーRY3 がオンして３速に変速される。 - 特許庁

A speech signal having the smallest frame number is output from the delay buffer unit, and put in an output buffer (14).例文帳に追加

遅延バッファ部から最も小さいフレーム番号の音声信号を出力すると共に、出力バッファ（１４）に取り込む。 - 特許庁

To provide a dual concurrent pipeline floating point adder unit shortening arithmetic delay time in a short path.例文帳に追加

ショートパスにおける演算遅延時間を短縮した二重並行パイプライン浮動小数点加算器ユニットを提供する。 - 特許庁

When the estimated required time exceeds the threshold, a display unit 205 notifies a user of occurrence of delay in communication.例文帳に追加

表示部２０５は、所要時間が閾値より大きい場合、通信に遅延が発生している旨を含む通知を行う。 - 特許庁

To perform stable current detection without causing delay of temperature compensation, without providing a power unit with an exclusive current detector.例文帳に追加

専用の電流検出器を設けずに、温度補償の遅れを生じることなく、安定した電流検出を行なう。 - 特許庁

The operating unit 5 obtains a delay time t based on the detonating position data Ld1, the deceleration data Vc1, a relative position data Ls and the relative velocity data V.例文帳に追加

演算部5は、起爆位置データLd1、減速データVc1、相位置データLs、相対速度データVに基づき、ディレイ時間tを求める。 - 特許庁