「unit delay」に関連した英語例文の一覧と使い方(9ページ目) - Weblio英語例文検索

A control unit 6 repeats changes in position of terminals by the layout position change unit 42 and determination by the timing determination unit 5 until delay amounts of data signals from respective terminals are determined to be within the allowable range.例文帳に追加

制御部６は、各端子におけるデータ信号の遅延量が許容範囲内に収まると判定されるまで、配置位置変更部４２による端子の位置の変更及びタイミング判定部５による判定を繰り返させる。 - 特許庁

The reception unit measures the propagation state of a received radio wave in the reception unit of the FPU and a remote control unit allows its screen to display the propagation state as a waveform of an ODFM delay wave on the basis of the measured data.例文帳に追加

ＦＰＵの受信設備における受信電波の伝搬状態を受信設備で測定し、その測定データを元にリモートコントロール制御器の画面上にＯＦＤＭ遅延波の波形として表示する。 - 特許庁

The receiving apparatus 2 comprises an operation unit 2a for performing distortion compensation for a symbol included in the received signal, and a delay unit 2b for retaining a signal regarding the result of distortion compensation performed by the operation unit 2a.例文帳に追加

受信装置２は、受信信号に含まれるシンボルに対して歪み補償を行う演算部２ａと、演算部２ａが行った歪み補償の結果についての信号を保持する遅延部２ｂとを有する。 - 特許庁

As a configuration of an intra-symbol temporal variation estimator of 3.B, a digital complex signal outputted from an orthogonal demodulation unit 1 is inputted to a delay circuit 111, a phase variation estimation unit 112, and a short block amplitude variation estimation unit 113.例文帳に追加

3.Bのシンボル内時間変動推定器11の構成のように、直交復調部1から出力されたデジタル複素信号は、遅延回路111と、位相変動推定部112と、短区間振幅変動推定部113に入力される。 - 特許庁

An accelerated command time calculation unit 36 outputs an output command in an accelerated manner so that the generator 1 starts an output change as per the output schedule 50 of the generator created by an output schedule creating unit 35 by performing an invert operation from the output response delay time 53 calculated by the output response delay time calculation unit 34.例文帳に追加

前倒し指令時刻算出部３６は、出力応動遅れ時間算出部３４が算出した出力応動遅れ時間５３から逆算して、出力予定作成部３５が作成した発電機出力予定５０のスケジュールどおりに発電機１の出力変化が始まるように出力指令を前倒しで送出する。 - 特許庁

When a frame output from the delay buffer unit has packet loss, a speech waveform interpolation processing unit (17) cuts waveforms of a pitch length out of a frame waveform from the output buffer (14) and a frame waveform from the delay buffer unit (19), arranges them one after the other to generate two frame waveforms, and generates an interpolated speech signal from them.例文帳に追加

遅延バッファ部から出力するフレームがパケットロスであった場合、音声波形補間処理部（１７）において出力バッファ（１４）からのフレーム波形と、遅延バッファ部（１９）からのフレーム波形からそれぞれピッチ長の波形を切り出し、それぞれ並べて２つのフレーム波形を生成し、それらから補間音声信号を生成する。 - 特許庁

In the optical transmitter, the optical signal which is outputted from a signal generator 100, branched by an electric branch unit 110, given by a time delay by a delay unit 120, intensity modulated by a third signal, and output from a light source 130 is input to an optical branch unit 140, and branched to first and second optical branch signals.例文帳に追加

信号生成部１００から出力され、電気分岐部１１０で分岐され、遅延部１２０で時間遅延を与えられ第３の信号によって強度変調された、光源１３０から出力される光信号を、光分岐部１４０へ入力し、第１及び第２の光分岐信号に分岐する。 - 特許庁

Inside a transmission line, variable delay circuits 203 and 213 capable of controlling delay time on multi-stages are provided so that data sent synchronously with the clock signal of a transmitting side unit 100 can be rightly fetched synchronously with the clock signal of a receiving side unit 200.例文帳に追加

送信側ユニット１００のクロック信号に同期して送出されたデータを、受信側ユニット２００のクロック信号に同期して正しく取り込まれるように、多段に遅延時間を制御可能な可変遅延回路２０３、２１３を伝送路中に設ける。 - 特許庁

Meanwhile, although a delay occurs in the FM signal transmitted through the coaxial cable 32 of the unit 30 side, the amount of the delay caused by the coaxial cable 32 is compensated by a loop-like portion 24 formed of the coaxial cable 20 of the unit 16 side.例文帳に追加

なお、外部受光部３０側の同軸ケーブル３２を伝送されるＦＭ信号には、当該同軸ケーブル３２による遅延が生じるが、この遅延量は、受光部１６側の同軸ケーブル２０によって形成されたループ状部分２４によって補償される。 - 特許庁

The delay circuit is provided which includes: a delay unit configured to receive a clock signal, delay an input signal sequentially by a predetermined time interval, and output a plurality of first delayed signals; and an option unit configured to select one of the plurality of first delayed signals based on one or more select signals, and output a second delayed signal.例文帳に追加

クロック信号を受信して入力信号を順次所定時間の間隔で遅延させて複数の第１ディレイ信号を生成するディレイ部と、一つ以上の選択信号によって前記複数の第１ディレイ信号のうち一つを選択して第２ディレイ信号として出力するオプション部と、を含むディレイ回路を提供する。 - 特許庁

When it is determined that the splicing area formed between the first strip and the second strip by the splicing operation of the splicing unit 10 is subsequently processed by the intermittent processing unit T, the control unit controls the splicing unit 10 to delay the splicing operation.例文帳に追加

制御ユニットは、継ぎユニット１０の継ぎ作用によって第１の帯状物と第２の帯状物との間に形成される継ぎ領域が次いで間欠処理ユニットＴにおいて処理されると判断されたときには、継ぎユニット１０を制御して継ぎ作用を遅延する。 - 特許庁

To execute accurate simulation by calculating an accurate delay time while appropriately reflecting the computation of the delay time with the effect of a gate delay saturation phenomenon due to the influence of wiring resistance when computing the delay time of a computing element gate unit in a logic cell of a semiconductor integrated circuit including an LSI or the like, regarding a method and apparatus for computing a delay time of a circuit.例文帳に追加

回路の遅延時間演算方法及び遅延時間演算装置に関し、ＬＳＩ等を含む半導体集積回路の論理セルにおける演算素子ゲート部の遅延時間を演算するに際し、配線抵抗の影響によるゲート遅延の飽和現象の効果を適切に当該遅延時間の演算に反映させ、正確な遅延時間の算出により正確なシミュレーションを実行させることを目的とする。 - 特許庁

The microphone unit 1 changes a frequency of obtaining correlation by a correlation calculating portion 20 according to the estimated loop gain, the delay time of the closed loop, or the distance between the microphone unit 1 and the loudspeaker 3.例文帳に追加

マイクユニット１は、推定したループゲインや、閉ループの遅延時間またはマイクユニット１とスピーカ３の距離に応じて、相関計算部２０で相関を求める頻度を変更する。 - 特許庁

The data capturing unit (26) captures data at the timing indicated by the delayed clock signal delayed by the variable delay unit (20) from the signal damped by the variable resistor (10).例文帳に追加

データ取り込み部（２６）は、可変抵抗部（１０）によってダンピングされた信号から可変遅延部（２０）によって遅延された遅延クロック信号によって示されるタイミングでデータを取り込む。 - 特許庁

The measurement unit acquires acquisition timing for the data signal outputted from the delay unit by using test data and a clock signal which are transmitted at least once prior to data communication.例文帳に追加

測定部は、データ通信に先立って少なくとも１回送信されるテストデータとクロック信号とを用いて、遅延部から出力されるデータ信号の取り込みタイミングを取得する。 - 特許庁

A synchronous processing unit 11 makes to synchronize an image signal Din of an interlace system for every N fields (N is 3 or more integer), and supplies it to a delay processing unit 13 as a signal Da.例文帳に追加

同期処理部１１は、インタレース方式の映像信号Ｄinを、Ｎフィールド（Ｎは３以上の整数）分毎に同期させて信号Ｄaとして遅延処理部１３に供給する。 - 特許庁

The relative speed signal is passed through an LPF 6 and an absolute value generation part 7 and an adder 9 subtracts the output of a unit delay unit 8 to obtain the difference value of the absolute value of the relative speed signal.例文帳に追加

相対速度信号は、ＬＰＦ６、絶対値化部７を経て、加算器９において、単位遅延器８の出力を減算されて、相対速度信号の絶対値の差分値が得られる。 - 特許庁

The loudspeaker units 1B, 1C, 1D beam-control the utterance audio signal transferred from the loudspeaker unit 1A by using the delay pattern sent from the control unit 2 for emitting sound.例文帳に追加

拡声ユニット１Ｂ，１Ｃ，１Ｄは、拡声ユニット１Ａから転送されて来た発話音声信号をコントロールユニット２から送信されてきた遅延パターンでビーム制御して放音する。 - 特許庁

The reverse DCT processor 24 performs a reverse DCT processing by using 9 coefficients as a unit, and outputs the 9 pixel data to the delay unit 26 and the b contact of a switch 28.例文帳に追加

逆ＤＣＴ変換器２４は、９個のＤＣＴ係数を単位に逆ＤＣＴ変換し、９個の画素データを遅延器２６及びスイッチ２８のｂ接点に出力する。 - 特許庁

A delay time from the stop of driving the pan unit 3 and the tilt unit 14 by the driving motors 2, 8 till image capturing is made variable in accordance with the shutter speed of the pan/tilt camera 1.例文帳に追加

駆動用モータ２，８がパンユニット３及びチルトユニット１４を駆動することを停止した後から画像を撮り込むまでの遅延時間をパンチルトカメラ１のシャッタ速度に応じて可変にした。 - 特許庁

To provide a display unit, a thin film display panel, and its manufacturing method capable of reducing manufacturing cost by forming a phase delay film in the liquid display unit.例文帳に追加

位相遅延膜を液晶表示装置内部に形成することによって製品コストを節減できる表示装置と薄膜トランジスタ表示板、及びその製造方法を提供する。 - 特許庁

A communication delay acquiring unit 62 acquires a communication delay between a computer C (50c) and a computer B (50b) from the computer C (50c) as a second communication delay when the program A (40a) and the program B (40b) communicate through the computer C (50c).例文帳に追加

通信遅延時間取得部６２は、コンピュータＣ（５０ｃ）を介してプログラムＡ（４０ａ）とプログラムＢ（４０ｂ）との間で通信を行った場合におけるコンピュータＣ（５０ｃ）とコンピュータＢ（５０ｂ）との間の通信遅延時間をコンピュータＣ（５０ｃ）から第２の通信遅延時間として取得する。 - 特許庁

In this radio communication system, a delay section 3 delays a spread signal with a delay amount τ, in response to a period of decrease in a reception electric field in a mobile communication unit caused due to fading, and an adder 9 sums the spread signals which are not delayed and the delay signal and the sum is transmitted.例文帳に追加

フェージングに起因して生ずる移動通信機における受信電界の落ち込みの周期に応じた遅延量τで、遅延部３で拡散信号を遅延せしめ、遅延しない拡散信号と当該遅延信号とを、加算器９で加算して送信する構成とする。 - 特許庁

A delay unit 2 is composed of m×n-stage inverters INV, and a clock generation circuit 11 is composed of m delay lines DL1 to DLm comprising i×n-stage (i=1, 2, to m) inverters INV, wherein outputs of the respective delay lines DL1 to DLm are defined as sampling clocks CK1 to CKm, respectively.例文帳に追加

遅延ユニット２は、ｍ×ｎ段のインバータＩＮＶからなり、クロック発生回路１１は、ｉ×ｎ段（ｉ＝１，２，…ｍ）のインバータＩＮＶからなるｍ個の遅延ラインＤＬ１〜ＤＬｍからなり、各遅延ラインＤＬ１〜ＤＬｍの出力を、それぞれサンプリングクロックＣＫ１〜ＣＫｍとする。 - 特許庁

A synchronization code to be used in obtaining an optimum delay quantity of a delay circuit 17 is switched in a selector 20 by a control signal from a delay control unit 18, and a code of a synchronization code output device 22 or a quadrature code output device 21 is selected and transmitted to a multiplexer 16.例文帳に追加

遅延回路１７の最適な遅延量を求める際に使用する同期用符号は、遅延制御部１８からの制御信号によってセレクタ２０で切り換えられて、同期用符号出力器２２又は直交符号出力器２１の符号が選択され乗算器１６へ送られる。 - 特許庁

The jitter reduction circuit for reducing jitter of a clock generator includes a power distributor 10, a delay unit 20 and a power synthesizer 30.例文帳に追加

クロック発生器のジッタを軽減するジッタ軽減回路は、電力分配器１０と遅延部２０と電力合成器３０とからなる。 - 特許庁

To provide a serial data transfer communication unit, that can start transmission of serial data by reducing the effect of a transmission delay and without being conscious of the idle state of transmission lines.例文帳に追加

伝送遅延の影響を低減し、かつ、伝送ラインの空き状態を意識することなくシリアルデータの送信を開始する。 - 特許庁

The output unit generates an output oscillation signal based on the delay signal having the phase difference determined to be within the predetermined range.例文帳に追加

出力部は、前記位相差が所定範囲内であると判定された遅延信号に基づいて、出力発振信号を生成する。 - 特許庁

An output signal y(n) is delayed by unit time in a delay means 11, and multiplied by a coefficient α in a coefficient multiplier 12.例文帳に追加

出力信号ｙ（ｎ）は、遅延手段１１で単位時間遅延され係数乗算器１２において係数αが乗算される。 - 特許庁

To provide a gateway unit which restrains delay in relaying data between a network using a time trigger scheme and another network.例文帳に追加

タイムトリガ方式のネットワークと他のネットワークとの間のデータ中継の遅延を抑制するゲートウェイ装置を提供することを課題とする。 - 特許庁

The first to N-th unit delay cells are characterized in that they are sequentially activated in response to the operation active signal.例文帳に追加

前記第１乃至第Ｎの単位遅延セルは、前記動作活性信号に応答して順次に活性化されることを特徴とする。 - 特許庁

A 1-bit delay interferometer 66 converts the phase modulation signal included in an output light of the branching unit 50 into an intensity modulation signal.例文帳に追加

１ビット遅延干渉計６６は分波器５０の出力光に含まれる位相変調信号を強度変調信号に変換する。 - 特許庁

A window size calculation unit calculates a window size such that data has a band within the guaranteed band from the guaranteed band and propagation delay time.例文帳に追加

ウィンドウサイズ算出部は、保証帯域と伝搬遅延時間から、データが保証帯域内の帯域となるウィンドウサイズを算出する。 - 特許庁

The control unit 17 calculates a round trip delay time from a time when the packet transmission unit 15 transmits the probe packet to a time when the probe packet reception unit 16 receives the response packet, determines that a transmission rate of the stream exceeds an available band if the round trip delay time is in increase tendency, and determines that the transmission rate falls below the available band if the round trip delay time is not in increase tendency.例文帳に追加

制御部１７は、パケット送信部１５がプローブパケットを送信してからプローブパケット受信部１６が応答パケットを受信するまでに要した往復遅延時間を計算し、この往復遅延時間が増加傾向に有ればストリームの送信レートが可用帯域を上回っていると判定し、往復遅延時間が増加傾向に無ければ送信レートが前記可用帯域以下であると判定する。 - 特許庁

A driving circuit 100 includes a branching unit 110, a delay circuit 130, a duty adjusting circuit 150, and a subtraction circuit 160.例文帳に追加

駆動回路１００は、分岐部１１０と、遅延回路１３０と、デューティ調整回路１５０と、減算回路１６０と、を備えている。 - 特許庁

A delay S unit 1 delays input data of an input data bus width n by a setup time which is a design value of a synchronous data transfer method.例文帳に追加

遅延Ｓ部１は、入力データバス幅ｎの入力データを同期データ転送方式の設計値であるセットアップタイム分遅延させる。 - 特許庁

A spectral modifier (102) linked to the delay unit is programmed to substantially flatten the spectral character of a background noise.例文帳に追加

遅延ユニットにリンクされたスペクトル変更器（１０２）は、バックグラウンドノイズのスペクトル特性を実質的に平坦化するようにプログラムされている。 - 特許庁

The mixing type modulator is composed of an adder 201, a prediction filter 202, a noise shape filter 203, a quantizer 204, and a delay unit 205.例文帳に追加

混合型変調器は、加算器２０１、予測フィルタ２０２、ノイズシェイプフィルタ２０３、量子化器２０４及び遅延器２０５にて構成される。 - 特許庁

The adaptive howling canceller includes: first and second adders 14(1), 14(2); a delay unit 22; and first and second adaptive filters 24(1), 24(2).例文帳に追加

適応ハウリングキャンセラは、第１，第２の加算器１４（１），１４（２）、遅延器２２及び第１，第２の適応フィルタ２４（１），２４（２）を含む。 - 特許庁

A preceding wave control unit 61 performs FFT window control in a case where the interference wave does not exist with not less than a fixed amount of delay.例文帳に追加

先行波制御部６１は、一定量以上の遅延量の妨害波が存在していない場合のＦＦＴ窓制御を行う。 - 特許庁

When the high-voltage power supply unit is started up with the control signal, the control signal has its variation delayed by a delay means 2.例文帳に追加

そして、前記制御信号による高圧電源装置の立ち上げの際、制御信号は、遅延手段２により変化が遅らされる。 - 特許庁

Besides, the CLK is inputted to an MPX 14, delayed for two unit times by a delay circuit 12 and inputted to the MPX 14 later.例文帳に追加

また、ＣＬＫはＭＰＸ１４に入力されると共に遅延回路１２で２単位時間遅延の後、ＭＰＸ１４に入力される。 - 特許庁

This integral result is delayed by a 1-symbol delay unit 340, and then the sign of a complex component is reversed by a complex conjugate device 350.例文帳に追加

この積分結果は、１シンボル遅延器３４０にて遅延された後、複素共役器３５０にて複素成分の符号が反転される。 - 特許庁

To save power of a clock circuit unit for controlling a DLL (Delay Locked Loop) circuit etc. which requires a start-up time before normal operation.例文帳に追加

正常動作まで、始動期間を要するＤＬＬ回路等を制御するクロック回路ユニットの省電力化を図ることである。 - 特許庁

The circulation delay unit 207 inputs symbols by a plurality of antennas which have been subjected to orthogonal frequency division multiplexing and to which the antennas are allocated.例文帳に追加

循環遅延器２０７は、直交周波数分割多重され、複数のアンテナが割り当てられたアンテナ毎のシンボルを入力する。 - 特許庁