「unit delay」に関連した英語例文の一覧と使い方(10ページ目) - Weblio英語例文検索

Furthermore, the imaging device includes a selection unit 107 which selects the suitable delay amount according to the determination result of the determination unit 106, a signal processing unit 108 which processes the image signal having been selected by the selection unit 107, and a reference signal generation unit 110 which generates a reference signal for synchronizing the signal processing unit 108 and imaging element 102 with each other.例文帳に追加

また、判定部１０６の判定結果より前記適正な遅延量を選択する選択部１０７と、選択部１０７により選択された後の画像信号を処理する信号処理部１０８と、信号処理部１０８と撮像素子１０２の同期を取るための基準信号を生成する基準信号生成部１１０とを備える。 - 特許庁

A pixel interpolation unit 105 refers to the motion vector detected by the motion detection unit 104, and generates the chrominance data of the pixel to be interpolated, from the chrominance data in the reference range generated by the chrominance delay unit 103.例文帳に追加

画素補間部１０５は、動き検出部１０４によって検出された動きベクトルを参照して、色差遅延部１０３によって生成された参照範囲の色差データから補間対象の画素の色差データを生成する。 - 特許庁

On the other hand, the GI detection unit 110B in a latter stage is configured by a delay element 113 for making the received OFDM signal to be delayed by one effective symbol length, a complex correlation calculating unit 114, a low pass filter 115, and a determining unit 116.例文帳に追加

一方、後段のＧＩ検出部１１０Ｂは、受信したＯＦＤＭ信号を１有効シンボル長分遅延させる遅延素子１１３と、複素相関演算部１１４と、ローパスフィルタ１１５と、判定器１１６から構成されている。 - 特許庁

A phase delay Δα is calculated by a Δα calculation unit 8 based on the carrier frequency and is added by an addition unit 9 with respect to an inverter output voltage phase δ outputted by a PI control unit.例文帳に追加

キャリア周波数に基づいてΔα演算部８により位相遅れΔαを演算し、ＰＩ制御部から出力されるインバータ出力電圧位相δに対して加算部９により位相遅れΔαを加算する。 - 特許庁

To provide a quantum encryption key distribution system preventing the simultaneous input of both an optical pulse to a sender unit and an optical pulse from the sender unit to a phase modulator of a receiver unit owing to the delay amount of a transmission line.例文帳に追加

伝送路の遅延量によって、送信者ユニットへの光パルスと送信者ユニットからの光パルスが受信者ユニットの位相変調器へ同じタイミングで入力しないようにする量子暗号鍵配布システムを提供する。 - 特許庁

A delay circuit 3 provides a delay corresponding to a desired focal position to the low frequency signal by each speaker unit and thereafter multipliers 4-n, 4-n+1 provide a weight by a window function L for the low frequency signal to the resulting signal.例文帳に追加

低域信号は遅延回路３で各スピーカーユニットごとに所望の焦点位置に対応した遅延を与えられた後、乗算器４−ｎ，４−ｎ＋１で、低域信号用の窓関数Ｌによる重みが付与される。 - 特許庁

The matching unit 4 comprises a delay line 3 connected to an antenna element 1 and matching capacitors C1-C5 inserted via switch elements S1-S5 between multiple spots P1-P5 of the delay line 3 and a ground.例文帳に追加

整合器４は、空中線素子１に接続される遅延線路３と、遅延線路３の複数個所Ｐ１〜Ｐ５と接地間にそれぞれスイッチ素子Ｓ１〜Ｓ５を介して挿入される整合用コンデンサＣ１〜Ｃ５と、を備える。 - 特許庁

Receiving signals of an ultrasonic vibrator 3 disposed in a two-dimensional array are transmitted to the sub-array reception delay adding circuit 33 by the unit of sub-array, and inputted to CCD delay elements 53a-53e via a preamplifier 51.例文帳に追加

２次元アレイ配置された超音波振動子３５の受信信号は、サブアレイ単位でサブアレイ受信遅延加算回路３３に送られ、前置増幅器５１を介してＣＣＤ遅延素子５３ａ〜５３ｅに入力される。 - 特許庁

At least one digital delay device column outputs a plurality of unit bits, by sequentially delaying an input bit corresponding to the digital input signal, and pre-processor sums an output of the at least one digital delay device column.例文帳に追加

少なくとも一つのデジタル遅延素子列がデジタル入力信号に該当する入力ビットを順に遅延して複数の単位ビットを出力し、前置プロセッサがデジタル遅延素子列の出力を加算する。 - 特許庁

A code determination unit 71 determines a code of the delay profile, a window function multiplier 72 multiplies the code by a window function, and a subtractor 73 subtracts a multiplication result of the window function multiplier 72 from the delay profile.例文帳に追加

符号判定器７１は遅延プロファイルの符号を判定し、窓関数乗算器７２はその符号に窓関数を乗算し、減算器７３は、遅延プロファイルから窓関数乗算器７２の乗算結果を減算する。 - 特許庁

In the second transmission and receiving part 20, a delay control unit 108 controls a delay time of the baseband signal so that a pulse of the short pulse modulation signal is not received during a rise or fall period of the baseband signal.例文帳に追加

第２の送受信部２０において、遅延制御部１０８は、ベースバンド信号の立ち上がり、または立ち下がり期間中に短パルス変調信号のパルスを受信しないように、ベースバンド信号の遅延時間を制御する。 - 特許庁

When switched to the playback output based on the A-layer data AAV, the control unit 190 generates the delay adjusting command DAC to delay the B-layer data BAV for the time difference DLT.例文帳に追加

そして、Ａ階層データＡＡＶに基づく再生出力に切り換えられた場合に、制御ユニット１９０が、Ｂ階層データＢＡＶに対して時間差ＤＬＴの遅延を付与させる遅延調整指令ＤＡＣを生成する。 - 特許庁

A scheduler 126 of the frame receiving side band control unit 120 gives priority to a VoIP frame which is much affected by transmission delay in transmitting to a transfer engine 130, resulting in reduced transmission delay of the VoIP frame.例文帳に追加

フレーム受信側帯域制御部１２０のスケジューラ１２６は、伝送遅延の影響の大きいＶｏＩＰフレームを優先して、転送エンジン１３０に送信して、ＶｏＩＰフレームの伝送遅延を、減少させる。 - 特許庁

A mobile station side antenna 180 is controlled in the delay amount by the delay control unit 152 and transmits the signal of which the carrier frequency deviation has been compensated by the compensation oscillator 161 and the complex multiplier 162.例文帳に追加

移動局側アンテナ１８０は、遅延制御部１５２によって遅延量を制御され、補償用発振器１６１および複素乗算器１６２によってキャリア周波数偏差を補償された信号を送信する。 - 特許庁

Based on the measurement result, the amount of delay in the delay unit 20 is controlled gradually to be within the range of error time of the error hour permitted by a frame turnaround following function, so that the optical path length in both the lines 11, 5' is set identical.例文帳に追加

その結果に基づき遅延器２０の遅延量を、フレーム往復時間追従機能の許容する誤差時刻の誤差時間の範囲内で徐々に制御し、両線路１１，５′の光路長を同じにする。 - 特許庁

Similarly in succeeding clocks, an adder (132, 133, 134) sums a prescribed filter coefficient that is multiplied with an input signal of the filter processing circuit or an output signal of a pre-stage delay unit (113, 114, 115) by a multiplier (121, 124, 125) and an output of the pre-stage delay unit (113, 114, 115).例文帳に追加

以降のクロックでも同様に、前段の遅延器（１１３、１１４、１１５）と、乗算器（１２１、１２４、１２５）によってフィルタ処理回路の入力信号あるいは出力信号に所定のフィルタ係数を乗じた乗算値とが加算器（１３２、１３３、１３４）によって加算される。 - 特許庁

This clock generating circuit includes a delay line 110 that generates an internal clock signal LCLK, a phase control unit 120 that adjusts a phase of the internal clock signal LCLK by controlling the delay line 110, and a mode switching circuit 130 that switches an operation mode of the phase control unit 120.例文帳に追加

内部クロック信号ＬＣＬＫを生成するディレイライン１１０と、ディレイライン１１０を制御することによって内部クロック信号ＬＣＬＫの位相を調整する位相制御部１２０と、位相制御部１２０の動作モードを切り替えるモード切り替え回路１３０とを備える。 - 特許庁

A phase comparator 353 calculates as basic information the number of stages p of a unit cell in a delay cell 348, which is necessary for delaying a reference clock signal REF_CLK 1 by one cycle without a selector 351 and a delay part q of a selector 351 converted into the number of stages of the unit cell.例文帳に追加

位相比較器３５３で、セレクタ３５１なしに基準クロック信号ＲＥＦ＿ＣＬＫ１を１周期遅延させるのに必要な遅延セル３４８内のユニットセルの段数ｐと、ユニットセルの段数に換算したセレクタ３５１の遅延分ｑとを、基本情報として算出する。 - 特許庁

Preferably, the method of the invention operates in two steps, namely, a step of comprising a coarse timing matching step of applying a delay with a first unit time of an integer to the signal X before the amplification and a step of a fine timing matching step for deciding a delay value or an advance value for part of the first unit time.例文帳に追加

好適には、本発明は、増幅前の信号Ｘに整数の第一の単位時間からなる遅延を課す大まかなタイミング合わせのステップと、第一の単位時間の一部の遅延値または進み値を決定する細かいタイミング合わせのステップとの２つのステップで作用する。 - 特許庁

In accordance with the phase shift amount determined by a phase shift amount determination unit 14 on the basis of output from the initial value setting unit 12 or the correction unit 13, a delay unit 15 delays the source gate signal and outputs a gate signal for gating the data strobe signal DQS.例文帳に追加

初期値設定部１２または補正部１３からの出力にもとづいて移相量決定部１４が決定した移相量に合わせて、遅延部１５が、原ゲート信号を遅延させて、データストローブ信号ＤＱＳをゲーティングするためのゲート信号を出力する。 - 特許庁

After the transmitting unit transmits the first information, the supply control unit cuts the power supply for the receiving unit over a power-off period determined according to communication delay time between the underwater communication apparatus and the opposite apparatus and supplies power to the receiving unit after the lapse of the power-off period.例文帳に追加

そして、供給制御部は、送信部が第１情報を送信した後、相手装置との間の通信遅延時間に応じて定めた電源遮断期間に亘って受信部への電源の供給を遮断し、電源遮断期間の経過後に受信部に電源を供給する。 - 特許庁

A layout setting unit 8 receives the first and second language data from the first and second speech recognition unit 5 and 6 and delayed video data from the video delay unit 2 and sets a display layout of these data and creates a display video and displays it on a character video display unit 9.例文帳に追加

レイアウト設定部８は、第１及び第２音声認識部５、６からの第１及び第２言語データ及び映像遅延部２からの遅延映像データを入力し、それらデータの表示レイアウトを設定し、表示映像を生成し、文字映像表示部９に表示する。 - 特許庁

If detecting a notification delay at a second time unit later than a first time unit, the control section 1b determines at least either of a data amount and control information to be transmitted within the second time unit by using the notification received for the first time unit.例文帳に追加

ここで、制御部１ｂは、第１の時間単位より後の第２の時間単位についての通知の遅延を検出すると、第１の時間単位について受け取った通知を用いて、第２の時間単位内で送信するデータの量および制御情報の内容の少なくとも一方を決定する。 - 特許庁

The distance calculation unit calculates distance data indicating a distance between a transmission position and a reception position for the transmission data based on the delay time data.例文帳に追加

距離算出部は、前記遅延時間データに基づいて、前記送信データの送信位置と受信位置との距離を示す距離データを算出する。 - 特許庁

The acquisition unit acquires a propagation delay amount between another base station device and a mobile station from the other base station communicating with the mobile station.例文帳に追加

取得部は、移動機と通信する他の基地局装置から当該他の基地局装置と移動機との間の伝搬遅延量を取得する。 - 特許庁

A pass selecting unit 106 selects a pass having a largest reception level among passes that have threshold larger than a predetermined reception level from a delay profile.例文帳に追加

パス選択部１０６は、遅延プロファイルから受信レベルが所定の閾値より大きいパスの中で最も受信レベルの大きいパスを選択する。 - 特許庁

A phase shift unit 12 shifts a phase for each frequency of an input voice signal S0, replacing a delay device which is conventionally used.例文帳に追加

位相推移装置１２は、従来用いられていた遅延装置に代わるものであり、入力音声信号S0の周波数ごとに位相を推移する。 - 特許庁

The multi-wavelength label switching router comprises a label data demultiplexer, a multi-wavelength label processing unit, a label rewriter, an optical switch, an optical delay device and a coupler.例文帳に追加

この多波長ラベルスイッチングルータは、ラベル・データ分離装置、多波長ラベル処理装置、ラベル書換装置、光スイッチ、光遅延器、カプラからなる。 - 特許庁

To dispense with a parallel/serial conversion circuit, a delay unit with 1,497 stages and a serial/parallel conversion circuit in an error and synchronism detection circuit.例文帳に追加

誤り及び同期検出回路において、パラレル-シリアル変換回路、１４９７段の遅延器、及びシリアル-パラレル変換回路を不要にする。 - 特許庁

To provide a delay synchronous loop circuit having a wide locking range without increasing the number of unit delayers and also capable of reducing a locking cycle time.例文帳に追加

単位遅延器の数を増やさなくとも広いロッキング範囲を有し、またロッキングサイクル時間を減らせる遅延同期ループ回路を提供する。 - 特許庁

To provide a motor output control unit for an electric vehicle, capable of performing motor output limit at such an optimum timing as to cause no delay.例文帳に追加

遅れのない最適なタイミングでモータの出力制限を行うことができる電動車両のモータ出力制御装置を提供する。 - 特許庁

The charging cradle is provided with a delay unit 24 which delays the on signal inputted from the signal terminal 23B and switches the power switch 25 on.例文帳に追加

充電台は、信号端子２３Ｂから入力されるオン信号を遅延して電源スイッチ２５をオンに切り換える遅延部２４を設けている。 - 特許庁

To provide an application/development apparatus capable of making the post exposure delay time of respective wafers constant without increasing the number of set of post exposure bake unit.例文帳に追加

露光後ベークユニットの台数を増加させずに、露光後遅延時間を各ウエハで一定とすることができる塗布・現像装置を提供すること。 - 特許庁

To prevent generation of a delay in a process of an NM message when receiving a network management message (NM message) in a relay and connection unit.例文帳に追加

中継接続ユニットにおいてネットワークマネジメントメッセージ（ＮＭメッセージ）を受信した場合に、ＮＭメッセージの処理の遅延の発生を防ぐものである。 - 特許庁

A driving apparatus 1 includes: a planet roller type power transmission unit; a temperature sensor 5b; a delay time deciding part 103; and an image processing control part 104.例文帳に追加

駆動装置１は、遊星ローラ式動力伝達ユニット、温度センサ５ｂ、遅延時間決定部１０３及び画像処理制御部１０４を含む。 - 特許庁

To provide a packet processing unit that can reduce a delay in packet transfer and has a high burst immunity against fluctuations in the processing time.例文帳に追加

パケット転送遅延を少なくすることができ、かつ処理時間の変動に対するバースト性耐力の高いパケット処理装置を提供する。 - 特許庁

An inverse Fourier transform unit 8 performs inverse Fourier transform of the orthogonal frequency division multiplexing signal subjected to window function processing to acquire a delay profile.例文帳に追加

逆フーリエ変換器８は、窓関数処理された直交周波数分割多重信号を逆フーリエ変換して、遅延プロファイルを取得する。 - 特許庁

In the processor, the delay time related to the control signal output of the speed of the electronic shutter and the gain value is automatically measured in a frame unit at the time of starting.例文帳に追加

プロセッサにおいては、起動時に、電子シャッタ速度、ゲイン値の制御信号出力に関する遅延時間をフレーム単位で自動計測する。 - 特許庁

To provide an analog/digital conversion processing unit that can easily increase number of phases for a polyphase conversion clock and obtain a highly accurate delay.例文帳に追加

多相の変換用クロックを、容易に相数を増やすことができ且つ高精度な遅延量が得られる、Ａ／Ｄ変換処理装置を提供する。 - 特許庁

To reduce a pressure loss by a tube and to delay progress of clogging of a filter by directly connecting a sub pump unit to a capping member of a recording head.例文帳に追加

サブポンプユニットを記録ヘッドのキャッピング部材に直接接続し、チューブによる圧力損失を低減し、フィルタの目づまりの進行を遅くする。 - 特許庁

The fact that an output signal bRCLn-2 of the pre-previous stage degenerative delay unit 16-(n-2) is put into an 'L' state may be added to a reset condition.例文帳に追加

前々段の後退遅延ユニット１６−（ｎ−２）の出力信号ｂＲＣＬｎ−２が“Ｌ”であることをリセット条件に追加してもよい。 - 特許庁

To provide a hub unit bearing inner ring having high durability without causing delay breakage in such a corrosive environment that muddy water enters.例文帳に追加

ハブユニット軸受の内輪として、泥水が侵入する等の腐食環境下で遅れ破損が生じず、耐久性が高いものを提供する。 - 特許庁

In a DA converter 4 for receiving a digital signal S0b from the digital signal processing unit 3, a clock signal S3 is further subjected to delay compensation.例文帳に追加

さらに、デジタル信号処理部３からのデジタル信号Ｓ０ｂを受けるＤＡコンバータ４においても、クロック信号Ｓ３に遅延補償する。 - 特許庁

A delay unit 17 arranges the phase of inputted one bit data D1i, with respect to a ΔΣ modulation signal D1' from the ΔΣ modulator 13.例文帳に追加

遅延器１７は、ΔΣ変調器１３からの再ΔΣ変調信号Ｄ_1’に対する上記入力１ビットデータＤ_1iの位相を揃える。 - 特許庁

Based on the acquired capturing timing or a stored timing, the control unit decides a delay amount for the data signal upon the data communication.例文帳に追加

制御部は、上記の取り込みタイミングまたは記憶されたタイミングに基づいて、データ通信のときのデータ信号に対する遅延量を決定する。 - 特許庁