「パルス同期」に関連した英語例文の一覧と使い方(14ページ目) - Weblio英語例文検索

アナログの時刻修正時には、アナログの運針開始に同期してカウントアップし、アナログの運針パルスタイミングにデジタルの表示パルスタイミングを合わせたり、デジタル表示を３０秒振り分けして帰零したりする。例文帳に追加

When correcting an analog time, counting-up is carried out synchronized with the start of analog needle handling to conform the digital display pulse timing with the analog needle handling pulse timing, or digital display is distributed for 30 seconds to be brought into zero. - 特許庁

トリガパルス発生器３１は、所定の同一深さの複数のデータ（ａ〜ｈ）の最初のデータａと同期するタイミングでＬｏｗからＨｉｇｈに変化するパルスを発生する。例文帳に追加

A trigger pulse generator 31 generates pulses to be changed from Low to High at a timing synchronized with the first data (a) of two or more pieces of data (a-h) at the same prescribed depth. - 特許庁

ドライバ要求の割込みの後にパルス充電が再開されるときに、充電／放電プロファイルが同期していないことに起因して、パルス充電の時間が長くなってしまうことを防止する。例文帳に追加

To prevent the lengthening of the time of pulsatile charging for automobiles which is caused by not being in synchronization with charging/discharging profiles which are generated, when restarting of pulse charging is to be restarted, after the interrupt of a driver request. - 特許庁

安価な構成で、基準パルスと検出パルスの位相差を広範囲、且つ精密に検出でき、外乱に対しても同期はずれの生じる危険性を少なくして、精密なＰＬＬ制御が可能な速度制御装置を提供する。例文帳に追加

To provide a speed control device that implements precise PLL control by detecting a phase difference between a reference pulse and a detected pulse over a wide range and with precision in an inexpensive configuration and reducing the risk of synchronization loss even under a disturbance. - 特許庁

スタートパルス（ＳＰ）が立ち上がると、クロック信号（ＣＫ、ＣＫＢ）の立ち上がりに同期し、サンプリングパルス（ｓａｍ）は、１段ごとにクロック信号（ＣＫ、ＣＫＢ）の半周期ずつ遅れて順次立ち下がる。例文帳に追加

When the start pulse (SP) is raised, the sampling pulse (sam) falls successively while being lagged from a clock signal (CK, CKB) by a half period per stage, synchronously with the rise of the clock signal (CK, CKB). - 特許庁

外部電気信号によって制御することが可能で、繰返し周波数の制御・外部信号との同期が容易であり、任意のパターンのパルス信号を生成させることができるパルス発生装置を提供することにある。例文帳に追加

To provide a pulse generating device which is controlled with an outside electric signal, easily controls a pulse repetition frequency and synchronizes with the outside signal, and generates a pulse signal with an arbitrary pattern. - 特許庁

センタ装置は端末装置へ理想的なタイミングに同期している光クロックパルスを送信し、端末装置は到来した光クロックパルスを遅延制御して返信する。例文帳に追加

The center device transmits optical clock pulses in synchronism with the ideal timing to the terminal device and the terminal device subjects the incoming optical clock pulses to delay control and transmits them in return. - 特許庁

同期加算部９４での加算結果がインパルス応答変換部９５に供給され、ＴＳＰ信号の逆特性で割られることで、加算された残響がインパルス応答に変換される。例文帳に追加

The added results in the synchronous adder 94 are supplied to an impulse response conversion part 95, and are divided by the inverse characteristics of the TSP signals, whereby the added reverberated sounds are converted into impulse response. - 特許庁

この非線形ファイバ１４０の３次の非線形性による四光波混合（ＦＷＭ）により、パルス光よりΔω高いところに、パルス光と同期したＦＷＭ光が発生する。例文帳に追加

By four-wave mixing (FWM) resulting from the third-order nonlinearity of the nonlinear fiber 140, FWM light synchronizing with the pulsed light is generated at a wavelength higher than the pulsed light by ▵ω. - 特許庁

モード同期Ｅｒ添加ファイバレーザからなるパルス光源部101 から射出されるパルス光は、負分散特性を有する零分散ファイバ111 において、スペクトル幅が拡大され、コヒーレンス長が短くなる。例文帳に追加

The spectral bandwidth of pulsed light emitted from a pulse light source part 101 composed of a mode-locked Er-doped fiber laser, is expanded in a zero-dispersion fiber 111 comprising a negative dispersion characteristic, and its coherence length becomes short. - 特許庁

同期制御命令を実行すると、各モータに与えるパルス列の発生に必要な設定値を設定テーブルＴｂから読み出し、読み出した設定値を用いてパルス列を発生させる。例文帳に追加

When the synchronization control instruction is executed, the set value necessary for the generation of the pulse column to be applied to each motor is read from the setting table Tb, and the pulse column is generated by using the read set value. - 特許庁

本発明の同期モータの駆動装置は、パルス発生器が出力する全オフ制御パルス信号Ｐoffの値に応じて、インバータの全てのスイッチ素子をオフに固定する。例文帳に追加

The synchronous-motor driving unit sets all of switching elements in an inverter to a turning-off situation, in response to a totally turning-off controlling pulse signal Poff generated by a pulse generator. - 特許庁

ストリークカメラに入射する同期用の光のプリパルス対メインパルス強度比が大きくても、高い時間分解能でストリーク像を取得する。例文帳に追加

To obtain a streak image with a high time resolution even with a large strength ratio of pre-pulse to main pulse of the light for synchronization incident on a streak camera. - 特許庁

走査電極１２Ｙａｉ，１２Ｙｂｉ，１２Ｙｃｉ（ｉ＝１，・・・，ｎ）各々に同じタイミングで走査パルスを入力し、これに同期させてデータ電極２４Ａ〜２４Ｃにデータパルスを入力して、表示領域ＧＡ〜ＧＣに対するデータ書き込みを同時に行う。例文帳に追加

The scan electrodes 12Yai, 12Ybi, 12Yci (i=1,..., n) are fed with scanning pulses at the same timing, and synchronously therewith, data pulses are fed to the data electrodes 24A-24C, and date writings into the display regions GA-GC are made simultaneously. - 特許庁

エンコーダ１がモータ２のロータ変位量に応じて発生させるパルス信号を、フリップフロップ７によりクロック信号ＣＬＫに同期させた信号Ａを出力し、ＥＸＯＲゲート１１により同期信号Ａのエッジを検出し、比較回路１８により同期信号Ａと前記パルス信号とのレベルを、クロック信号ＣＬＫの立上りエッジ間に比較する。例文帳に追加

A signal A acquired by synchronizing a pulse signal generated corresponding to rotor displacement of a motor 2 by an encoder 1 with a clock signal CLK by a flip-flop 7 is outputted, and the edge of the synchronous signal A is detected by an EXOR gate 11, and each level of the synchronous signal A and the pulse signal is compared by a comparator circuit 18 during a rising edge of the clock signal CLK. - 特許庁

副ＭＣＵ１１０が、同期信号の所定倍の時間周期でパルス信号を発信するタイマ１１２と、タイマ１１２からのパルス信号を計数すると共に、計数値と同期信号の時間周期とを比較して主ＭＣＵ１００のクロック異常を検出するクロック同期信号監視部１１５とを備える。例文帳に追加

The auxiliary MCU 110 contains a timer 112 for dispatching a pulse signal at time intervals predetermined times longer than a synchronizing signal and a clock synchronizing signal monitor 115 for counting the number of pulse signals from the timer 112 and detecting the clock anomaly of the main MCU 100 by comparing the count value and the time intervals of the synchronizing signal. - 特許庁

ＬＤ光２を走査して感光体６に潜像を形成する画像形成装置で、ＬＤ１内ＰＤのモニタ電流を使用して、コンデンサのチャ−ジ、デイスチャ−ジによってＡＰＣを行ない、同期検知信号をＡＰＣのサンプリング信号とする画像形成装置において、同期検知パルス幅を検知して、当該同期検知パルス幅によりＡＰＣのサンプリング・ホ−ルド用コンデンサの容量を切り替える。例文帳に追加

In the imaging apparatus for forming a latent image on a photosensitive body 6 through scanning with LD light 2 and performing APC by charging/discharging a capacitor using the monitor current of a PD in an LD 1 to produce a sync detection signal as a sampling signal of APC, the sync detection pulse width is detected and used for switching the capacity of the sampling hold capacitor of APC. - 特許庁

本発明のプラズマディスプレイパネルの駆動方法は、走査線にスキャンパルスが供給される段階と、アドレス電極に前記スキャンパルスと同期するようにデータパルスが供給される段階とを含み、第１アドレス電極Ａ１に供給されるデータパルスは、第３アドレス電極Ａ３に供給されるデータパルスと第３期間Ｔ３の間だけ重なるように供給されることを特徴とする。例文帳に追加

The driving method of the plasma display panel includes a stage wherein scan pulses are supplied to a scan line and a stage wherein data pulses are supplied to an address electrode in synchronism with the scan pulses, data pulse supplied to a first address electrode A1 is supplied so as to overlap with data pulse supplied to a third address electrode A3 only for a third period T3. - 特許庁

検出手段により検出された検出量に基づき演算処理を行うとともに、この演算処理での演算結果をパルス出力として送出するパルス出力処理を行う演算システムでの処理方法であり、パルス出力処理におけるパルス出力の送出を、演算処理の終了のタイミングに非同期となるよう制御して、この制御の繰り返しにより時系列的に連続したパルス列として送出する。例文帳に追加

The transmission of the pulse output in the pulse output processing is controlled so as to be desynchronized with the timing of the termination of the arithmetic processing, and, by repeating this control, the pulse output is transmitted as a continuous pulse train in a time-series manner. - 特許庁

シリアル伝送信号の１伝送周期内の先頭の伝送フレームを共通同期信号とし、共通同期信号に基づいて該同一の１伝送周期内の先頭以外の残り伝送フレームを各パルス計数装置からのデータ信号に割り当てるか、該１伝送周期内の先頭の伝送フレームを全同期信号とし、全同期信号から所定のラッチタイミング調整期間後の全パルス計数器同時ラッチ信号に基づいて該同一の１伝送周期内の先頭以外の残り伝送フレームを各パルス計数装置からのデータ信号に割り当てるようにした。例文帳に追加

Alternatively, the head transmission frame in the one transmission period is used as a full synchronizing signal, and the remaining transmission frames other than the head in the same one transmission period are assigned to data signals from respective pulse counters based on simultaneous latch signals of all pulse counters after a predetermined latch timing adjustment period from the full synchronizing signal. - 特許庁

同期信号分離回路６から出力される水平同期信号に基づいて、水平ブランキング期間内に収まり、かつ、水平同期信号を内包するゲートパルスを生成するゲートパルス生成手段１２と、このゲートパルスの範囲内に存在するデジタル輝度信号のデータの累積加算平均値を前記同期信号分離回路６のスライスレベルとして生成する累積加算平均化型スライスレベル生成手段１１を備える。例文帳に追加

The horizontal synchronizing signal separating circuit comprises a means 12 for generating a gate pulse falling within a horizontal blanking period while including a horizontal synchronizing signal based on the horizontal synchronizing signal outputted from a synchronizing signal separating circuit 6, and a means 11 for creating the average value of accumulated data of digital luminance signals existing within the range of the gate pulse as the slice level of the synchronizing signal separating circuit 6. - 特許庁

周期的なタイミングと同期したパルスを用いた無線信号により送信データを送信する無線送信回路２において、周期的なタイミングを表すタイミング信号ＣＬＫを出力するタイミング信号発生部５と、送信データＳＤを変調して得られたパルスをタイミング信号ＣＬＫと同期して出力する送信パルス生成部６とを備えた。例文帳に追加

The radio transmitting circuit 2 which transmits transmit data with a radio signal using a pulse synchronized with periodic timing includes a timing signal generation part 5 for outputting a timing signal CLK representing the periodic timing, and an initial pulse generation part 6 for outputting a pulse obtained by modulating the transmit data SD by synchronizing with the timing signal CLK. - 特許庁

投光部側と受光部側にそれぞれ発振回路を有している非同期型の光電センサの場合でも、擬似的に同期信号を作成して、入力パルス信号に対して受光部側のクロックパルスの位相が進んだり、遅れたりした場合でも、誤動作せずに、受光したパルス信号を正確に回路処理できるようにすること。例文帳に追加

To accurately apply circuit processing to a received optical pulse signal without malfunction even when a phase of a clock pulse of a light receiving side is advanced or delayed with respect to an input pulse signal by generating a synchronizing signal in a pseudo way even in the case of an asynchronous type photoelectric sensor wherein an oscillation circuit is respectively provided on a light projection side and a light receiving side. - 特許庁

等価パルスおよび切り込みパルスのマスクを行う等価パルスマスク回路１９と、垂直同期期間に位相比較の動作を停止する事の出来る位相比較器１３を用い、垂直帰線期間に入力される不正規な水平同期信号に対しても、安定なクロックを供給できるＰＬＬ回路を構成した。例文帳に追加

While using an equivalent pulse mask circuit 19 for masking the equivalent pulse and the slit pulse and a phase comparator 19 capable of stopping the operation of phase comparison during a vertical synchronizing period, the PLL circuit capable of supplying stable clocks even to irregular horizontal synchronizing signals inputted during the vertical fly-back period is constituted. - 特許庁

基準クロックに基づき逓倍クロックを生成する位相同期回路と、逓倍クロックに基づき分周クロックを生成する分周回路と、基準クロックを分周してフレームパルスを生成するフレームパルス生成回路とを備え、前記分周クロックは前記フレームパルスにより位相同期化がなされることを特徴とする。例文帳に追加

The clock synchronizing system includes a phase-locked loop circuit for generating a multiplication clock on the basis of a reference clock, a frequency dividing circuit for generating a frequency dividing clock on the basis of the multiplication clock and a frame pulse generating circuit for generating a frame pulse by frequency-dividing the reference clock, wherein the frequency dividing clock is phase-locked by the frame pulse. - 特許庁

インパルス制御では、インパルス弁２２４の開弁時期が、脈動波の谷が吸気バルブ２０７の閉弁時期と同期して現れるように制御され、また、圧縮行程初期における吸気の吹き返し効果を得るために、インパルス弁２２４の閉弁時期が、吸気バルブ２０７の閉弁時期と同期するように制御される。例文帳に追加

In the impulse control, valve opening timing of the impulse valve 224 is controlled so that valleys of the pulsation appear in synchronous with valve closing timing of the intake valve 207, and valve closing timing of the impulse valve 224 is controlled to be synchronous with the valve closing timing of the intake valve 207 to obtain a blowing-back effect of intake air at the initial stage in a compression stroke. - 特許庁

受信ＵＡＲＴ部４２は、第２サンプリングパルスＳＰ２に応答して同期用データＳＤを検出する検出回路４４１と、同期用データＳＤを第２サンプリングパルスＳＰ２に応答してカウントするカウンタ回路４４５と、第１サンプリングパルスＳＰ１を生成する受信タイミング制御回路４４６と、を備える。例文帳に追加

A reception UART section 42 is provided with: a detection circuit 441 for detecting the synchronous data SD in response to a second sampling pulse SP2; a counter circuit 445 for counting the synchronous data SD in response to the second sampling pulse SP2; and a reception timing control circuit 446 for generating a first sampling pulse SP1. - 特許庁

不要な切り込みパルス等の影響を受けないある特定の走査線の水平同期周期時間を測定した結果から水平マスクパルスを作成し必要な水平同期パルスのみを抜取り、加えてＰＬＬ回路のホールド期間を極力短くすることより、安定的で性能劣化の少ないサンプリングクロックを発生する。例文帳に追加

A stable sampling clock without little performance deterioration is generated by producing a horizontal mask pulse from results obtained by measuring a horizontal synchronous periodical time of a certain particular scanning line which is not affected by an undesired serrated pulse, etc., extracting only a desired horizontal synchronous pulse and in addition, shortening a hold period of a PLL circuit to the utmost. - 特許庁

時刻パルスが受信機内部のクロックに同期したタイミングでしか発生されないことにより生じる誤差、計測用クロックが時刻パルスに同期していないことにより生じる誤差、２つの測定局の受信機が異なった衛星からの信号に基づいて時刻パルスの発生タイミングを求めることにより生じる誤差の問題を解消して信号到来時間差を高精度に測定する。例文帳に追加

To enable a difference of signal arrival time to be precisely measured, by solving errors caused by such conditions that a time pulse is only generated at a timing synchronizing with a clock inside a receiver, and a measurement clock does not synchronize with the time pulse, and receivers of two stations determine the timing when the time pulse is generated, based on signals from different satellites. - 特許庁

垂直同期信号のシンク期間の等価パルスを除去する等価パルス除去回路において、第１の計数回路６と第２の計数回路１１とを有し、第１、第２の計数回路を互いが交互に動作開始するように構成することで、垂直同期シンク期間の等価パルスを少ない回路規模で削除することができる。例文帳に追加

An equivalent pulse eliminating circuit for eliminating equivalent pulses in the synchronization period of the vertical synchronizing signal has a first counting circuit 6 and a second counting circuit 11 which are constituted so as to alternately start the operation, so that equivalent pulses in the synchronization period of the vertical synchronizing signal are eliminated with a small circuit scale. - 特許庁

位相同期回路３にリセットパルス回路１１と分周回路１２とを設け、リセットパルス発生回路１１でデータ送信装置１が出力する基準となる第１のクロック信号Ａに同期した複数のデータ信号Ｂの１つＢ２を受信して分周回路にリセットパルスＤを出力する。例文帳に追加

The phase synchronization circuit 3 is provided with a reset pulse circuit 11 and a frequency divider circuit 12, and the reset pulse circuit 11 receives one data signal B2 among data signals B synchronously with a 1st clock signal A outputted from the data transmitter 1 and used for a reference and outputs a reset pulse D to the frequency divider circuit. - 特許庁

クロック同期式通信システムでは、マスタ装置からスレーブ装置へ同期用の通信クロックであるクロックパルスが出力されると共に、データを送信する側は、クロックパルスの一方のエッジタイミングで、データ信号線へデータ信号を送出する動作を行い、データを受信する側は、クロックパルスの他方のエッジタイミングで、データ信号線からデータ信号を受信する動作を行う。例文帳に追加

In a clock-synchronous communication system, a clock pulse being a communication clock is output from a master device to a slave device so as to synchronize the master device and slave device, the data transmitting side transmits a data signal to a data signal line with one edge timing of the clock pulse, and the data receiving side receives the data signal from the data line with the other edge timing of the clock pulse. - 特許庁

ＲＦメモリ１３の各々は、パルス符号変調器１８からのパルス信号が入力されたときのみに、記憶されている同一の基準パルス電波を同時に出力することで、送信モジュール１２の各々から同一の変調波が同期して通信局１７へ送信される。例文帳に追加

Each of the RF memories 13 simultaneously outputs the same reference pulse radio waves which are stored only when the pulse radio waves are inputted from the modulator 18, so that the same modulation radio waves are transmitted synchronously to the station 17 from each of transmission modules 12. - 特許庁

評価するプログラム遅延回路にパルス信号と、このパルス信号に同期して１増加または減少する遅延設定コードを連続して入力し、このときの出力パルスの周期ジッタを測定して、微分非直線性を評価するようにした。例文帳に追加

A pulse signal and the delay setting code increased or decreased by one synchronously with the pulse signal are inputted continuously into a programmable delay circuit to be evaluated, and a period jitter of an output pulse at that time is measured, and the differential nonlinearity is evaluated. - 特許庁

フィールド検出回路１０６は、複合同期信号１２３とウィンドウパルス１２６とからフィールド位相を示すフィールド値１２７を検出し、タイミング制御回路１０７でフィールド値１２７と垂直基準パルス１２５とから位相が安定し高精度のフレームパルス１２８を生成する。例文帳に追加

A field detecting circuit 106 detects a field value 127 showing a field phase from the signal 123 and the pulse 126, and a timing control circuit 107 generates a frame pulse 128 of stable phase and high accuracy from the value 127 and the pulse 125. - 特許庁

転送制御部は、素子選択用パルスの入力で、信号電荷を転送レジスタから読み出す制御を行うと共に、固体撮像素子の切換えタイミングパルスに同期して素子選択用パルスを遅延させて別の固体撮像素子に出力させる。例文帳に追加

The transfer control section performs control to read signal charges from a transfer register in response to input of an element selection pulse and delays the element selection pulse in synchronization with a switching timing pulse of the solid-state image sensors to cause any other solid-state image sensor to perform output. - 特許庁

リセット電圧出力回路は、パルス信号を受け、パルス信号の立ち上がりまたは立ち下がりに同期して、パルス信号の１周期より短い所定期間、第１リセット電圧を出力し、所定期間の経過後、第２リセット電圧を出力する。例文帳に追加

The resetting voltage output circuit receives a pulse signal, synchronizes with a rise or a fall of a pulse signal, outputs first resetting voltage for a prescribed period shorter than one cycle of the pulse signal, and outputs a second resetting voltage after the elapse of the prescribed period. - 特許庁

ＲＦパルス変換後、第１、第２のＲＦ同軸スイッチ２５、２６をそれぞれＩＦパルスの立ち上がり、立ち下がりに同期してＲＦパルスをオン／オフすると、それぞれ４０ｄＢのアイソレーションが確保され、これによって全体で８０ｄＢのアイソレーションがとれる。例文帳に追加

When an RF pulse is turned on/off by synchronizing first and second RF coaxial switches 25 and 26 with the rise/fall of the IF pulse after RF pulse conversion, the isolation of 40 dB is secured so that the overall isolation of 80 dB can be secured. - 特許庁

そして、上記非印字時に、上記駆動回路が上記基本パルスの形成動作を行う際に、その前後のいずれかに少なくとも一回以上、この基本パルスによる揺動電圧の立ち上がり時間と略同期間、上記圧電素子に印加している電圧をオフする付加パルスの形成動作を行う。例文帳に追加

The movement for forming an additional pulse for turning off the voltage applied to the piezoelectric element is performed during the period almost same as the rising time of oscillating voltage by the basic pulse, at least more than once either before and after the driving circuit performs the movement for forming the basic pulse at the time of non-printing. - 特許庁

水平駆動回路１７は、ＨＣＫに同期してシフト動作を行い各シフト段からシフトパルスを順次出力するシフトレジスタ２１と、順次出力されるシフトパルスに応答してＤＣＫを抜き取ってサンプリングパルスを順次生成する抜取スイッチ群２２とを有する。例文帳に追加

The horizontal drive circuit 17 has shift registers 21 which carry out a shift action synchronizing with the HCK and successively output a shift pulse from each shift stage, and a sampling switch group 22 which samples the DCK in response to the shift pulse and successively generates a sampling pulse. - 特許庁

震源制御回路２によって制御されるパルス強度変調人工震源１は、ＧＳＰ衛生からの基準信号に同期して単一周波数の搬送波を発生し、その搬送波にパルス強度変調をかけ、パルス強度変調弾性波を出力する。例文帳に追加

A pulse intensity modulating artificial focus 1 controlled by a focus control circuit 2 generates a single frequency of carrier wave synchronized with a reference signal from a GPS satellite, imparts pulse intensity modulation onto the carrier wave, and outputs a pulse intensity modulated elastic wave. - 特許庁

周波数を計測する際には高い周波数を計測することができ、計測する周波数の精度を向上させ、複雑なプログラムの作成を不要とするとともに、パルス出力する際には入力パルスと出力パルスの同期を一定間隔で取りそのばらつきの発生を防止する。例文帳に追加

To measure a high frequency in the case of measuring a frequency, to improve the accuracy of a frequency to be measured, to unnecessitate the preparation of a complicated program and also to prevent the dispersion of the synchronization of an input pulse and an output pulse from occurring by synchronizing the input pulse and the output pulse in a fixed interval in the case of outputting a pulse. - 特許庁

ＩＣチップ４６は、電源ライン５１を介して電源ＶＣＣの供給を受けている間に、クロックライン５３を介してクロックパルスが供給されると、クロックパルスに同期した装着パルスを装着ライン５５に出力する。例文帳に追加

When the IC chip 46 is supplied with clock pulses across the clock line 53 while receiving the supply of a power source VCC across the power source line 51, the IC chip 46 outputs the mounting pulses synchronized with the clock pulses to the mounting line 55. - 特許庁

アップダウンカウンタ装置１０は、ＵＰ／ＤＯＷＮデコーダ１２に入力された２相パルス信号（Ａ），（Ｂ）からＵＰ／ＤＯＷＮステート信号（Ｃ）を出力するとともに、２相パルス信号の各変化点に同期したデコーダパルス信号（Ｄ）を発生させる。例文帳に追加

The up/down counter device 10 outputs an up/down state signal (C) from two-phase pulse signals (A), (B) input to an up/down decoder 12 and generates a decoder pulse signal (D) synchronized with each of change points of the two-phase pulse signals. - 特許庁

遅延時間以上の幅のノイズパルスが入力されたために完全にノイズが除去しきれなかった場合においても、ノイズパルスを後段へと通過させず、正規の信号パルスのみをクロック信号に同期させて出力させることができるノイズ除去回路を提供する。例文帳に追加

To provide a noise elimination circuit capable of outputting only a regular signal pulse synchronously with a clock signal without passing a noise pulse through post-stages even when noise cannot completely be eliminated because the circuit receives the noise pulse whose width is equal to or more than a width equivalent to a delay time. - 特許庁