「半導体片」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

導通路７の片端部に形成されたバンプ９を半導体素子３の電極１２に接触させ、フィルムキャリア２に半導体素子３を搭載する。例文帳に追加

The bumps 9 formed on the one edges of the conduction paths 7 are brought into contact with electrodes 12 provided to a semiconductor device 3, and the semiconductor device 3 is mounted on a film carrier 2. - 特許庁

半導体モジュールにおいて、基板片面１層当たりの半導体パッケージ搭載数を増し、なおかつ、ダムバー残存部によるリード間の接触の問題を回避する。例文帳に追加

To increase the number of mounted semiconductor packages per layer of one side of a substrate of a semiconductor module and to avoid the problem of contact among leads because of remaining parts of dam bars. - 特許庁

少なくとも１層の有機絶縁性フィルム層と接着剤層からなる半導体装置用接着剤シートであって、接着剤層の少なくとも片面が粗面化された半導体装置用接着剤シート。例文帳に追加

The adhesive material sheet for the semiconductor device is composed of at least one organic insulation film layer and an adhesive material layer, and at least one surface of the adhesive material layer is roughened. - 特許庁

個片化された半導体ウェーハを粘着性テープの剥離位置に応じて効果的に吸着固定できるので、粘着性テープの剥離時における半導体チップのクラックやチッピングを防止できる。例文帳に追加

Since the semiconductor wafer 1 can be fixed effectively by adsorption according to the peeling position of the tape 24, cracks or chipping of the semiconductor chip which occurs at peeling of the tape 24 can be prevented. - 特許庁

半導体ウェーハ１の第１の面１ａに保護シート６を貼付した後、半導体ウェーハ１の第２の面１ｂを研削して複数のチップ領域を個片化する。例文帳に追加

After a protection sheet 6 is stuck on the first surface 1a of the semiconductor wafer 1, a second surface 1b of the semiconductor wafer 1 is ground to individualize a plurality of chip regions. - 特許庁

これら切断工程で接着剤層２２と共に個片化して作製した半導体素子を、ダイシングテープ基材２３からピックアップして他の半導体素子や回路基材上に接着する。例文帳に追加

The semiconductor element that is divided into pieces along with the adhesive layer 22 for manufacturing in the cutting processes is picked up from the dicing tape base material 23 and is adhered onto other semiconductor elements and circuit base materials. - 特許庁

次いで、接着フィルム４を半導体ウエーハ２に接着し、半導体ウエーハ２をストリート２ｂに沿って切断してデバイス２ａを個片化する。例文帳に追加

Then, the adhesive film 4 is adhered to the semiconductor wafer 2, and the semiconductor wafer 2 is cut along the street 2b to break a device 2a into individual pieces. - 特許庁

支持基板にリソグラフィー技術およびエッチング技術により金属膜を加工して導電パターンを形成し、半導体チップを固着後、金属片で半導体チップと導電パターンを接続する。例文帳に追加

A conductive pattern is formed by working a metal film over a supporting substrate by lithography and etching and after a semiconductor chip is fixed, the semiconductor chip and the conductive pattern are connected by a metal piece. - 特許庁

ダイシング等で半導体装置を個片化する際に加工のダメージ又は膜の残留応力などに起因して発生する、基板上の膜の剥離を抑制することができる半導体装置及びその製造方法を提供する。例文帳に追加

To provide a semiconductor device and a manufacturing method of the same which suppress delamination of a film deposited on a substrate caused by processing damages or residual stress of the film occurred in a process of dividing semiconductor devices into pieces by die cutting or the like. - 特許庁

リフトオフ法を用いて半導体装置を製造するときにリフトオフ片により金属パターン層に傷をつける可能性が小さい該半導体装置を製造する方法を提供する。例文帳に追加

To provide a method of manufacturing a semiconductor device, which has little possibilities that a lift-off piece would damage a metal pattern layer when manufacturing the semiconductor device by a lift-off method. - 特許庁

半導体基板上の観察箇所２を含む領域を、マニピュレーション装置の針先で取り出せるように、観察箇所２周辺の半導体基板表面層を集束イオンビーム法によって除去して薄片３化する。例文帳に追加

A region including an observation position 2 on a semiconductor substrate is so formed into a flake 3 by removing the semiconductor substrate surface layer around the observation position 2 by a converged ion beam method that it can be taken out by a needlepoint of a manipulation device. - 特許庁

III族窒化物系化合物半導体と異なる材料からなる補助基板の両面に下地層を同時に形成し、続いて片方の下地層上にIII族窒化物系化合物半導体からなる素子層を形成する。例文帳に追加

Base layers are formed simultaneously on both surfaces of an auxiliary substrate, which is formed of a material different from that of a III nitride compound semiconductor, and then the element layer formed of a III nitride compound semiconductor is formed on the base layer on one side. - 特許庁

この特徴により従来半導体素子個片にバンプ形成を行い、搭載時に実装基板上に半導体素子毎に大きさを合わせた樹脂フィルム供給していたよりも大幅にコストを抑えることができる。例文帳に追加

Cost can be reduced significantly as compared with a conventional method where bumps are formed on individual semiconductor elements and a resin film is fed onto the mounting board while matching the size for each semiconductor element at the time of mounting. - 特許庁

移動機構を用いて、第１のシート２７ａと第２のシート２７ｂとに挟まれた基板生産物４１、半導体バー３９及び半導体片３７を支持台２９上において移動して、基板生産物４１の位置決めを行う。例文帳に追加

A substrate product 41 is positioned by moving the substrate product 41, the semiconductor bar 39 and a semiconductor piece 37 sandwiched by a first sheet 27a and a second sheet 27b on a supporting base 29 by using a movement mechanism. - 特許庁

ウエハシート２２の粘着力を増大することなく、ウエハシート２２上に貼着された半導体ウエハ２３のダイシング時における周辺部３３付近の半導体チップ３５および端片３６の剥離を防ぐ。例文帳に追加

To prevent the peeling of a semiconductor chip 35 and an end piece 36 near a periphery section 33 when dicing a semiconductor wafer 23 attached onto a wafer sheet 22 without increasing the adhesive force of the wafer sheet 22. - 特許庁

前記光半導体粒子は、前記多孔質高分子フィルムの空孔内に充填されるとともに、前記多孔質高分子フィルムの片面に光半導体層を形成するように、前記多孔質高分子フィルムに担持されていてもよい。例文帳に追加

The optical semiconductor particles are filled in holes of the porous polymer film and may be carried by of the porous polymer film in such manner that an optical semiconductor layer is formed on one side of the porous polymer film. - 特許庁

第１のピッチで支持された複数の半導体薄膜片を、基板上の、上記第１のピッチとは異なる第２のピッチで配設された所定の領域に接合することができる半導体装置の製造方法を提供する。例文帳に追加

To provide a method for manufacturing a semiconductor device which can bond a plurality of semiconductor thin-film pieces supported with a first pitch to predetermined areas which are arranged on a substrate with a second pitch different from the first pitch. - 特許庁

続いて、半導体ウェーハ２の表面からスクライブライン１１に沿って凹部１２を形成した後に、裏面研磨を行って半導体ウェーハを個片化する。例文帳に追加

Then, a recess 12 is formed along a scribe line 11 from the surface of the semiconductor wafer 2, and then the semiconductor wafer is cut into individual pieces by carrying out backface grinding. - 特許庁

多層配線層上に、複数のスクライブ線１０８に沿ってスクライブ線溝が形成された半導体ウェハ１０２を個片化するのに先立ち半導体ウェハ１０２上に保護膜を形成する。例文帳に追加

The protection film is formed on the semiconductor wafer 102 prior to the dicing of the semiconductor wafer 102 where scribe line grooves are formed along a plurality of scribe lines 108 on a multilayer wiring layer. - 特許庁

本発明の目的は、片面樹脂封止型の半導体装置において、２６０℃以上という高温環境下においても耐半田クラック性に優れる半導体装置の製造方法を提供する。例文帳に追加

To provide a method of manufacturing a semiconductor device superior in solder crack resistance even under a high temperature environment of ≥260°C in a one-surface resin sealed semiconductor device. - 特許庁

安価な片面配線基板と、端子処理として半田ペーストの印刷法を使用した安価な半導体装置及び半導体装置の製造方法を提供する。例文帳に追加

To provide an inexpensive semiconductor device that uses an inexpensive one-surface wiring board and a printing method for paste for terminal processing, and to provide a method of manufacturing the semiconductor device. - 特許庁

工数を低減でき、かつ接着剤層の砕片の混入を防止することが可能な半導体用途接着フィルムとその製造方法、及びそれを用いた半導体装置とその製造方法を提供する。例文帳に追加

To provide an adhesive film for semiconductor and a method of manufacturing the same such that man-hours can be decreased and a broken piece of an adhesive layer is prevented from being mixed; to provide a semiconductor device that uses the adhesive film; and to provide a method of manufacturing the semiconductor device. - 特許庁

本発明の半導体装置では、配線基板４の片面に、半導体チップ５がフェースダウンに搭載され、はんだバンプ６を介して電気的に接続されている。例文帳に追加

A wiring layer and a connection pad 4a are arranged on both the surfaces of a glass epoxy wiring board 4, and a semiconductor chip 5 is mounted to one surface of the wiring board 4 with its face down and is electrically connected via a solder bump 6. - 特許庁

これにより、作業時や運搬時の振動による半導体素子端部の欠けを低減し、欠けた欠片の半導体素子上への付着を低減することができる。例文帳に追加

This can reduce the chipping of the ends of the semiconductor elements caused by the vibration in operation or transportation and the sticking of the chipped pieces to the other semiconductor element. - 特許庁

正方形状のヒートシンク３１の上面に絶縁層４４を介してトランジスタ等のパワー半導体素子を設置し、パワー半導体素子の上面に平板状の導体の接続片２２ａ，２１ａを重合固定する。例文帳に追加

The power semiconductor element such as a transistor is installed on an upper surface of the heat sink 31 in a square shape via an insulating layer 44, and connection pieces 22a and 21a of a flat plate type conductor are superposed on and fixed to an upper surface of the power semiconductor element. - 特許庁

２５〜１００μｍの極薄の半導体ウエーハのパターンが刻まれた表面側にチッピングを発生させずにチップを個片化する半導体ウエーハの切断方法を提供。例文帳に追加

To provide a method of cutting a semiconductor wafer by which an extremely thin semiconductor wafer having a thickness of 25-100 μm can be cut into individual chips without causing any chipping on the surface side of the wafer having a carved pattern. - 特許庁

この湾曲弾接片１４の曲率半径は、半導体ウエハ４の外周縁部４ａの曲率半径よりも小さく、各端部１４ｂ，１４ｂが、半導体ウエハ４の外周縁４ａ，４ａに各々浅い角度で当接する。例文帳に追加

The curvature radius of the curved elastic contact 14 is smaller than a curvature radius of the outer circumferential edge 4a of the semiconductor wafer 4, and each of ends 14b, 14b comes into contact with the outer circumferential edges 4a, 4a of the semiconductor wafer 4 at a shallow angle each. - 特許庁

基板を個片化する場合のチッピングの発生を抑制し、信頼性の良好な半導体装置を製造する半導体装置の製造方法を提供する。例文帳に追加

To provide the manufacturing method of semiconductor device which suppresses generation of chipping, when a substrate is divided into individual pieces, and which has satisfactory reliability. - 特許庁

それぞれヒートシンク２５の片面に複数個の半導体素子２６を実装したコンバータユニット２２とインバータユニット２３を、半導体素子２６を実装した面を対向させて配置する。例文帳に追加

The converter unit 22 and the inverter unit 23 for mounting a plurality of semiconductor devices 26 on the sides of heat sinks 25 each are arranged while the sides for mounting the semiconductor devices 26 oppose each other. - 特許庁

圧電振動片３０は、第１及び第２の半導体チップ１０，２０の間に配置され、枠部３４の第１及び第２の凸部４４，４６がそれぞれ第１及び第２の半導体チップ１０，２０に接合されてなる。例文帳に追加

The piezoelectric chip 30 is arranged between first and second semiconductor chips 10, 20, the first and second convex parts 44, 46 of the frame part 34 are respectively joined to the first and second semiconductor chips 10, 20. - 特許庁

次いで、樹脂１４０、配線基板２００、及び放熱板１６０を一括して切断することにより、半導体パッケージ及び放熱板１６０を複数の半導体素子１００別に個片化する。例文帳に追加

Then, the resin 140, the wiring board 200 and the heat sink 160 are cut collectively, thus dividing the semiconductor package and the heat sink 160 into the plurality of semiconductor devices 100 individually. - 特許庁

凹凸の大きな半導体ウエハに対する裏面研削、およびチップ個片化が容易であるとともに、糊残り等の不具合なしに簡単にシートを剥離できる半導体ウエハの加工プロセスを実現する。例文帳に追加

To provide a process of processing a semiconductor wafer, by which back surface grinding of the semiconductor wafer having large unevenness is facilitated, the wafer is easily divided into individual chips and a sheet can be peeled without incurring any problem of remaining paste. - 特許庁

片側リード構造の軟質材封止型パワー半導体装置において、はんだ層６によりパワー半導体素子チップ３にはんだ付けされるリード１のリードヘッダ２を周縁部２１に向かうにつれて薄肉化する。例文帳に追加

In a soft-material sealing type power semiconductor device in one side lead structure, a lead header 2 of a lead 1 soldered to a power semiconductor element chip 3 by a solder layer 6 is made thin according as it goes toward a peripheral section 21. - 特許庁

コンデンサ等の受動素子を内蔵する低温共焼成セラミック基板の少なくとも片面に対して、ＩＣ等の半導体素子を実装する有機回路基板を積層・一体化した複合半導体モジュールを提供する。例文帳に追加

The complex semiconductor module has such as arrangement that an organic circuit board for mounting a semiconductor element, such as an IC, is stacked on and integrated with at least one face of a low temperature co-fired ceramic substrate which incorporates a passive element such as a condenser. - 特許庁

一括して樹脂封止された半導体装置を回転刃物で個片化をする際により発生する金属バリによるリードのショートを防止する半導体装置及びこれに使用するリードフレームを提供する。例文帳に追加

To provide a semiconductor device which prevents the short-circuit of a lead caused by metallic burrs, generated when a semiconductor device sealed with resin collectively is diced by a rotary blade and a lead frame used for this. - 特許庁

このエッチングにより支持部２２が除去され、各リード４が個片化することによって、半導体チップ２、ダイパッド３、リード４および封止樹脂５を備える半導体装置１の個体が得られる。例文帳に追加

The etching causes the removal of the supporting portion 22, and each of leads 4 is singulated, and thus, singulated semiconductor devices 1 each having a semiconductor chip 2, a die pad 3, the lead 4 and a sealing resin 5 can be obtained. - 特許庁

複数の半導体装置をストリートで区画して形成したウエハを半導体装置に個片化する際の生産性を向上するとともに、汚染や表面改質等による品質の低下を抑制する。例文帳に追加

To increase productivity when dividing a wafer, where a plurality of semiconductor device are formed by division with streets, into individual pieces, and to suppress deterioration in quality caused by contamination, surface reforming, or the like. - 特許庁

半導体チップより大きな貫通孔を有するベース基板の片面にビルドアップ法により絶縁体層と配線を積み上げ、貫通孔内に半導体チップをフリップチップ実装する。例文帳に追加

An insulator layer and wiring are piled onto the side of base substrate having a through-hole, that is layer than a semiconductor chip b the build-up method, and the semiconductor chip is subjected to flip-chip packaging in the through hole. - 特許庁

半導体ウエハ１の表面にスクライブライン９を入れた後、劈開用ブレード８を用いて、このスクライブライン９に沿った半導体ウエハ１の劈開を行い、ウエハ片１ｂを分断する。例文帳に追加

In the method of the technology, a scribe line 9 is formed on a surface of a semiconductor wafer 1, and then the semiconductor wafer 1 is cleft along the scribe line 9 by using a cleaving blade 8, thereby separating off a wafer piece 1b. - 特許庁

ウエハーレベルＣＳＰの半導体検査装置に関して、個片チップとウエハー状態の半導体チップの電気的特性試験において、同一のプローブカードとパフォーマンスボードが使用できる測定装置を提供する。例文帳に追加

To provide a measurement device capable of using the same probe card and a performance board, in an electrical characteristics test of an individual chip and a semiconductor chip in a wafer state, which relates to a semiconductor inspection apparatus of a wafer-level CSP. - 特許庁

保持層４０の密着力により半導体ウェーハＷを略平坦に密着支持することができるので、半導体ウェーハＷがバックグラインドにより薄片化されていても、簡単に破損してしまうことがない。例文帳に追加

It is possible to closely support the semiconductor wafer W substantially flatly by adhesion force of the holding layer 40, so that the semiconductor wafer W is prevented from being simply damaged even if it is made thin pieces by back grinding. - 特許庁

被測定半導体の共通のピンまたは半田ボールに、常時、接触している入力用の接触片と出力用の接触片から構成されるコンタクト部を複数設けられた挟み込み型の半導体ソケットおいて、全ての接触片のインダクタンス値ＬＳを同一とすることにより、前記被測定半導体の半田ボールピンをＤＴＬ(Ｄual-Ｔransmission-Ｌine)の電気的中点とした。例文帳に追加

In this sandwiching type semiconductor socket provided with a plurality of contact sections, each of which is composed of a contact piece for input which is always in contact with the common pin or solder ball of a semiconductor to be measured and a contact piece for output, the solder ball pin of the semiconductor is set to the electrical midpoint of the DTL by making the inductance values LS of all contact pieces equal to each other. - 特許庁

本発明は、半導体ウェーハの少なくとも片面を多孔質化して太陽電池用ウェーハを製造する方法であって、前記半導体ウェーハの少なくとも前記片面に低級アルコール液を接触させる第１工程（Ｓ１）と、該第１工程の後に、前記半導体ウェーハの少なくとも前記片面に金属イオンを含むフッ化水素酸を接触させる第２工程（Ｓ２）と、を有することを特徴とする。例文帳に追加

A method for manufacturing the wafer for the solar battery by making at least one surface of the semiconductor wafer porus, comprises: a first step (S1) for contacting at least the one surface of the semiconductor wafer with a lower alcohol solution; and a second step (S2) for contacting at least the one surface of the semiconductor wafer with a hydrofluoric acid including metal ions after the first step. - 特許庁

本発明の目的は半導体チップから発生したエッヂ破片をポケットの底面から一段下方に排除し、吸着ノズルがエッヂ破片を一緒に吸引しないことと、エッヂ破片を半導体チップ能動面から排除することを可能にする手段を提供することにある。例文帳に追加

To provide a means by which edge broken pieces generated from a semiconductor chip can be discharged from a bottom surface of a pocket to lower stage, so that a suction nozzle does not suck the edge broken pieces together and the edge broken pieces can be discharged from a semiconductor chip activating surface. - 特許庁

半導体ウェハ１を外周部の環状領域１ａと環状領域１ａの内側に囲繞された個片化領域とに区画し、個片化領域に含まれる半導体ウェハ１は直交する複数本の切断線４に沿って格子状に切断し、複数個のチップ２に個片化する。例文帳に追加

A semiconductor wafer 1 is defined into an outer peripheral annular region 1a and individual regions surrounded by the annular region 1a inside thereof, and the semiconductor wafer 1 included in the individual regions are cut along a plurality of cutting lines 4 perpendicular to each other in a lattice form into a plurality of chips 2. - 特許庁