「層間絶縁」に関連した英語例文の一覧と使い方(104ページ目) - Weblio英語例文検索

半導体素子の製造工程における低誘電率層間絶縁薄膜の製造において、大気圧近傍の圧力下で均一なグロー放電プラズマを継続して発生させ、安定してグロー放電プラズマ処理を行う方法を用いる製造方法の提供。例文帳に追加

To provide a method for manufacturing a semiconductor element, using a method for stably glow discharge plasma treatment by continuously generating a uniform glow discharge plasma under a pressure close to the atmospheric pressure, when manufacturing a low permittivity interlayer insulating thin film in the manufacturing step of the element. - 特許庁

半導体装置のヒューズ配線が形成されたヒューズ部の上部にヒューズ部を取り囲む金属プラグを有する第１層間絶縁膜１４０を形成した後、金属プラグ上に前記ヒューズ部を取り囲む下部ガードリングパターン２０４ａを形成する。例文帳に追加

After forming a first inter layer insulating film 140 having a metal plug that surrounds a fuse where the fuse wiring of the semiconductor device is formed on the upper part of the fuse, a lower guard ring pattern 204a that surrounds the fuse is formed on the metal plug. - 特許庁

そして、この酸化イリジウム膜１３５と、イリジウム膜１３３と、窒化チタン膜１３１とを所定形状にエッチングし、コンタクトホールから露出した強誘電体キャパシタ１２０の上部電極上から第２層間絶縁膜１４３上にかけて３層構造の局所配線１３０を形成する。例文帳に追加

Then, the iridium oxide film 135, the iridium film 133 and the titanium nitride film 131 are etched into a prescribed shape, and the local wiring 130 of a three-layer structure is formed from the upper electrode of the ferroelectric capacitor 120 exposed from the contact hole to the second interlayer insulating film 143. - 特許庁

下記一般式（１） （式中、Ｒ^１及び^ Ｒ^２は、それぞれ置換基を有していても良い２価の芳香族基を示す。ｎ＝２〜５００００の整数である。）で表される芳香族ポリカルボシランを含む重合体を用いて形成された層間絶縁膜である。例文帳に追加

The interlayer dielectric is formed by using polymers including aromatic polycarbosilane, which is expressed by a general formula (1) (R^1 and R^2 are each a bivalent aromatic group that may have a substituent, and n is an integer 2-50000). - 特許庁

層間絶縁膜上の連結配線が熱処理工程により移動して金属電極とショートすることを防止し、漏洩電流が流れることを防ぎ、これにより半導体素子の電気的特性を向上させることができる半導体素子の製造方法を提供する。例文帳に追加

To provide a method for producing semiconductor device, with which the electric characteristics of a semiconductor device can be improved by preventing connecting wiring on an interlayer insulating film from moving and short-circuiting with a metal electrode by a heat treatment process, and preventing a leak current from flowing. - 特許庁

選択的にダミーサイドスペーサー２４を除去することにより層間絶縁膜２２と第２ダミーゲート電極２６との間隙を形成した後、ほぼ垂直方向からこの間隙を通じてＳｉ基板１１内にＮ型不純物イオンを注入することにより、第２ポケット領域２７を形成する。例文帳に追加

A gap is formed between the inter-layer insulating film 22 and the second dummy gate electrode 26, by selectively removing the dummy side spacer 24, and then by implanting N-type impurity ions into the Si substrate 12 through the gap almost vertically, a second pocket region 27 is formed. - 特許庁

第２配線は、第１配線と電気的に接続されない、あるいは、前記第１配線と高インピーダンス状態で接続されているため、比較的容易に、第１配線と第２配線の間の層間絶縁不良の半導体装置が検出される。例文帳に追加

Then, a specific voltage is applied to the pads 5 and 6, a semiconductor device where the insulation between the first-layer wiring 3 and the second layer wiring 4 is not appropriate is detected, and the semiconductor device is eliminated. - 特許庁

シリコン基板１上に、第１のＭＯＳ型トランジスタ２、第２のＭＯＳ型トランジスタ３、配線部４、第１のゲートコントロール回路５、第２のゲートコントロール回路６、及び層間絶縁膜１３を有する半導体装置である。例文帳に追加

The semiconductor device has a first MOS type transistor 2, a second MOS type transistor 3, a wiring section 4, a first gate control circuit 5, a second gate control circuit 6, and an interlayer insulating film 13 on a silicon substrate 1. - 特許庁

層間絶縁膜のチャネルコンタクトマスクとしての利用によりマスク数を減らしてもコンタクトホールに高濃度の異なる二つの導電型の不純物領域を出現させることが可能な半導体装置の製造方法を提供することを目的とする。例文帳に追加

To provide a method for manufacturing a semiconductor device which can make two different conductive type impurity regions of high concentration appear in a contact hole, even if the number of masks is reduced by the utilization of an interlayer insulation film as a channel contact mask. - 特許庁

そして、層間絶縁膜２２には、Ｎ型ソース・ドレイン領域１９ｂ上のシリサイド層２０ｂ及びゲート電極配線１４ｂ上のシリサイド層２０ｄに接続するシェアードコンタクトとなるコンタクトプラグ２４ｂが形成されている。例文帳に追加

In an interlayer insulating film 22, a contact plug 24b is formed so as to serve as the shared contact which connects to a silicide layer 20b on an n-type source/drain region 19b, and to the silicide layer 20d on the gate electrode wiring 14b. - 特許庁

本発明にかかる半導体装置は、複数のトレンチ１０５、複数のゲート電極１０２、複数の拡散層１０７、層間絶縁膜１０３、電極層１１０、電極層１１０に形成された複数の凹部１０８，１０９、半田層１１１、並びに導電板１１３を備える。例文帳に追加

The semiconductor device includes a plurality of trenches 105, a plurality of gate electrodes 102, a plurality of diffusion layers 107, an interlayer insulating film 103, an electrode layer 110, a plurality of concave parts 108, 109 formed on the electrode layer 110, a solder layer 111, and a conductive plate 113. - 特許庁

フィルム層間の密着力に優れ、フィルムの吸湿劣化のない、電気絶縁破壊電圧保持が高くかつ誘電特性の安定した、機械特性劣化が少ない面実装対応コンデンサー用ポリエチレン−２，６ナフタレートフィルムを提供する。例文帳に追加

To prepare a polyethylene-2,6-naphthalate film which has excellent adhesivity between film layers, is free from the moisture-absorbing deterioration of the film, has a high dielectric breakdown voltage and stable dielectric characteristics, scarcely deteriorates mechanical characteristics, and is used fur surface mount-corresponding capacitors. - 特許庁

この基板上には更に、ＴＦＴ及び画素電極に電気的に接続された蓄積容量（７０）と、データ線及び画素電極間に配置されたシールド層（４００）と、前記画素電極の下地として配置された層間絶縁膜（４３）とが、前記積層構造の一部をなして備えられている。例文帳に追加

The substrate is further provided thereon with storage capacitors (70) electrically connected to the TFTs and the pixel electrodes, shielding layers (400) arranged between the data lines and the pixel electrodes, and interlayer insulating films (43) arranged as a substrate of the pixel electrodes, making a portion of the laminated structure. - 特許庁

この窒素プラズマ処理後に、Ａｌ膜からなるドレイン信号線１４をウェットエッチングすると、層間絶縁膜表面のぬれ性が良好であるため、エッチャントがコンタクトホール部に入り込み易く、コンタクトホール部にＡｌが残らない。例文帳に追加

Since the wettability of the surface of the interlayer insulating film is satisfactorily improved by etching a drain signal line 14 consisting of an Al film in a wet process after the nitrogen plasma treatment, an etchant is easily put in a contact hole part and Al does not remain in the contact hole part. - 特許庁

透明な第２中継層４００は、コンタクトホール８５を介して上部容量電極３００に電気的に、透明な画素電極９ａａは、第４層間絶縁膜４４を貫通するコンタクトホール８６を介して第２中継層４００に電気的に接続されている。例文帳に追加

A transparent second relay layer 400 is electrically connected to an upper capacitance electrode 300 via a contact hole 85 and a transparent pixel electrode 9aa is electrically connected to the second relay layer 400 via a contact hole 86 penetrating a fourth interlayer insulating film 44. - 特許庁

つぎに、層間絶縁膜３２を形成した後、信号線１８を形成し、その上に着色層２６を形成すると、穴形成領域の着色層２６は周辺部分の壁部３４よりも相対的に低くなった下地２７が形成される。例文帳に追加

Next, after forming an interlayer insulating film 32, the signal lines 18 are formed and a colored layer 26 is formed thereon, then, the colored layer 26 in the hole forming areas is formed with a base 27 relatively lower than wall parts 34 in the peripheral parts. - 特許庁

第２の層間絶縁膜３０の上に、制御ゲート電極２４に接続される第１の配線３３ａと、強誘電体ＦＥＴの中間電極２２に接続される第２の配線３３ｂとを有し、ＣＭＯＳのゲート電極１４に接続される配線層３３を形成する。例文帳に追加

On a second interlayer insulating film 30, a first wiring 33a connected to the control gate electrode 24 and a second wiring 33b connected to the intermediate electrode 22 of the ferrodielectric FET are arranged, thereby forming a wiring layer 33 connected to the gate electrodes 14 of the CMOS. - 特許庁

ＮＡＮＤフラッシュメモリで、メモリセル領域２のゲート電極５、５間のコンタクトホール８と周辺回路領域３の高耐圧トランジスタ６のコンタクトホール９とに、層間絶縁膜２０の側壁にスペーサとしてのシリコン窒化膜２１を形成する構成である。例文帳に追加

The NAND flash memory has a structure that a silicon nitride film 21 is formed as a spacer in the side wall of an interlayer insulating film 20 in a contact hole 8 between the gate electrodes 5, 5 of a memory cell region 2 and the contact hole 9 of a high voltage resistance transistor 6 in the peripheral circuit region 3. - 特許庁

また、上記コンデンサが内臓または収納されている基板上に、層間樹脂絶縁層と導体回路とが順次形成され、該コンデンサと導体回路および上下の導体回路がバイアホールを介して接続されてなることを特徴とする多層プリント配線板。例文帳に追加

Interlayer resin insulating layers and conductor circuits are formed successively on the board, in which the capacitor is housed or built for the formation of the multilayered printed wiring board, and the capacitor, the conductor circuit, and the upper and lower conductor circuit are connected through via holes. - 特許庁

膜厚均一性に優れた塗膜が形成可能で、誘電率特性、耐吸水性に優れ、またＣＭＰ耐性に優れ、かつ組成物の基板への塗布性が改良された、半導体素子などにおける層間絶縁膜として有用な膜形成用組成物を提供すること。例文帳に追加

To provide a composition, which can form a coating film excellent in film thickness uniformity and is improved in application properties on a substrate, for forming a film useful as an interlayer insulating film in a semiconductor element and the like and excellent in dielectric characteristics and resistance to water absorption as well as in resistance to CMP. - 特許庁

低誘電率膜を含む層間絶縁膜にダマシン法を用いてメタル配線を形成する際、工程間の待ち時間および保管環境の湿度に基づいて半導体基板の判定を行い、良と判定された半導体基板のみを次工程に進めることで不良率を管理する。例文帳に追加

When a metal interconnection is formed by using a damascine method in a layer insulating film comprising a low dielectric film, determination of a semiconductor substrate is carried out based on waiting time among processes and humidity of storage environment, and fraction defective is managed by promoting only a semiconductor substrate determined as non-defective to a next process. - 特許庁

そして、メモリ装置１では、その駆動において、上部電極２４と下部バリア電極１９とを用いてＴＭＲ素子部（機能膜２２と層間絶縁膜２３と磁性体膜２６）の抵抗値の高低を検出し、この検出結果を以ってデータを読み出すことができる。例文帳に追加

In driving the memory device 1, the memory device 1 can detect a level of a resistance value of a TMR element (the functional film 22, an interlayer insulating film 23 and a magnetic substance film 26) by using the upper electrode 24 and the lower barrier electrode 19, and can read data depending on this detection result. - 特許庁

タッチパネルのタッチスクリーン１の検出用配線群３，５のうち、長辺方向である行方向ｘに延在する検出用行配線群５を、層間絶縁膜を介して、短辺方向である列方向ｙに延在する検出用列配線群３上に設ける。例文帳に追加

Detection row wirings 5 extending in a line direction x as a long-side direction out of detection wirings 3 and 5 of a touch screen 1 of a touch panel are formed on detection column wirings 3 existing in a column direction y as a short-side direction through an interlayer insulating film. - 特許庁

低多層、低密度の多層配線基板に、剛性を付与することができ、また、エンジンルーム等の厳しい環境下においても、反り等の変形を生じることがなく、層間接着性が良好な多層配線基板を製造することができる、ガラスクロス含有絶縁基材を提供する。例文帳に追加

To provide an insulating substrate containing a glass-cloth which can be given stiffness to a slightly piled, low-density multilayered wiring board, and can manufacture a multilayered wiring board which is free from deformation like a camber under severe conditions like inside engine room and good in inter-layer adhesion. - 特許庁

基材上に膜を成長させるのに十分な化学気相成長条件下で、シリルエーテル、シリルエーテルオリゴマー又は１以上の反応性基を有する有機ケイ素化合物を含む、有機ケイ素前駆物質を反応させて、約３．５以下の誘電率を有する層間絶縁膜を形成する。例文帳に追加

A method of forming a low dielectric constant interlayer dielectric film on a substrate comprises reacting, under chemical vapor deposition conditions sufficient to deposit the film on the substrate, an organosilicon precursor comprising a silyl ether, a silyl ether oligomer, or an organosilicon compound containing one or more reactive groups, to form an interlayer dielectric film having a dielectric constant of 3.5 or less. - 特許庁

金属配線１３，１４の端部に樹脂膜１１を形成したことにより、金属配線１３，１４の端部が有する段差が緩和され、層間絶縁膜１０が形状変化しても、金属配線１３，１４の端部の剥がれが防止され、画素電極１２の断線を防ぐことが可能となる。例文帳に追加

The step difference between the end parts of the metal wiring 13, 14 is relaxed by forming the resin film 11 at the end part of the metal wiring 13, 14, and the end parts of the metal wiring 13, 14 are prevented from peeling away and disconnection of the pixel electrode 12 can be prevented. - 特許庁

積層構造の金属配線界面のサイドエッチング発生を防止して、層間絶縁膜成膜時のボイドを抑制すると共に、その上層のメタル配線との接続のためのコンタクトホールがたとえボーダレス構造であっても、コンタクト抵抗を安定化させることを目的とする。例文帳に追加

To prevent a side etching of the interface between layers of metal wiring and to reduce voids occurred when an interlayer insulation film is formed and to stabilize contact resistance even if a contact hole for connection with a metal wiring layered on the insulation film has a borderless structure. - 特許庁

新規リン原子含有エポキシ樹脂、その製造方法、硬化性樹脂組成物、その硬化物、プリント配線基板用樹脂組成物、プリント配線基板、フレキシブル配線基板用樹脂組成物、半導体封止材料用樹脂組成物、及びビルドアップ基板用層間絶縁材料用樹脂組成物例文帳に追加

NOVEL PHOSPHORUS ATOM-CONTAINING EPOXY RESIN, PRODUCTION METHOD OF THE SAME, CURABLE RESIN COMPOSITION, CURED MATERIAL THEREOF, RESIN COMPOSITION FOR PRINTED WIRING BOARD, PRINTED WIRING BOARD, RESIN COMPOSITION FOR FLEXIBLE WIRING BOARD, RESIN COMPOSITION FOR SEMICONDUCTOR SEALING MATERIAL, AND RESIN COMPOSITION FOR INTERLAYER INSULATING MATERIAL FOR BUILD-UP SUBSTRATE - 特許庁

ＬＥＤ２０を構成するｐ型拡散領域１５は、層間絶縁膜１９に設けられた開口部１９からｐ型不純物を拡散させることにより、ｎ型半導体基板１２の開口部１９ａ内の領域およびその周辺領域に形成されている。例文帳に追加

A p-type diffused region 15 constituting an LED 20 is made in the region within the opening 19a of an n-type semiconductor substrate 12 and in its vicinity by diffusing p-type impurities from the opening 19 provided in an interlayer insulating film 19. - 特許庁

金属電極２５の一部（２５−１、２５−２）は、プレート電極１８ａ、１９ａの上に位置する層間絶縁膜３４上に延在しており、金属電極の一部（２５−１、２５−２）とプレート電極１８ａ、１９のそれぞれとは互いに容量結合している。例文帳に追加

Parts (25-1, 25-2) of the metal electrode 25 extend on an interlayer insulation film 34 located on the plate electrodes 18a, 19a and the parts (25-1, 25-2) of the metal electrode and plate electrodes 18a, 19 are respectively capacitance-coupled. - 特許庁

及び、ダマシン工程を用いたビアホール及びトレンチエッチング工程において窒化膜または層間絶縁膜より誘電定数が低い物質を用いてエッチング停止膜を形成することにより、キャパシタンスの増加を防止する半導体素子の製造方法を提供すること。例文帳に追加

This method for manufacturing the semiconductor device includes a step of forming etching stop films 102 and 104 made of materials having a low dielectric constant at the upper part of a semiconductor substrate 101 in which a predetermined structure is formed, and a step of forming interlayer dielectrics 103 and 105. - 特許庁

半導体基板１上に形成された第１の層間絶縁膜６中に溝部を形成する際に、逆テーパ型に形成することにより、この後の工程で前記溝部にゲート電極８を埋め込む際に、ボイドが発生しないようにして埋め込むことができる。例文帳に追加

A groove is formed in a first interlayer insulating film 6 deposited on a semiconductor substrate 1, such that by making the groove have an inverted tapered configuration, a gate electrode 8 can be embedded in the groove so as not to produce voids in the subsequent step. - 特許庁

半導体素子などにおける層間絶縁膜材料として、均一厚の塗膜形成が可能で、塗膜の機械的強度やクラック耐性やＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）耐性に優れ、低比誘電率の塗膜が得られる膜形成用組成物の提供。例文帳に追加

To provide a composition for film formation capable of forming a coating film having uniform thickness, excellent in mechanical strength, clack resistance, resistance to CMP(chemical Mechanical Polishing) and low in dielectric constant as a layer insulation material of a semiconductor element. - 特許庁

ホール３２１が形成された層間絶縁膜１０１の上に、スパッタリングにてアルミニウム膜１０３を形成し、ビット線１３ｂの形成部位にレジストパターン１０４を形成した後、ドライエッチングプロセスを用いて異方性エッチングを行う。例文帳に追加

An anisotropic etching is executed by employing a dry etching process after forming an aluminum film 103 by means of spattering on the layer insulating film 101 on which the hole 321 is formed, and forming a resist pattern 104 at a part at which a bit wire 13b is formed. - 特許庁

層間絶縁膜中に埋設されたＣｕ配線パターン表面を覆うように低温において第１のＳｉＮ膜を拡散防止膜として形成し、その上により高温で第２のＳｉＮ膜をエッチングストッパ膜として形成する。例文帳に追加

A first SiN film is formed at a low temperature as a diffusion prevention film such that it covers the surface of Cu wiring pattern embedded in an interlayer insulation film, and then a second SiN film is formed thereon at a higher temperature as an etching stopper film. - 特許庁

第２層間絶縁膜１９にキャパシタ形成領域を開口する工程においてビット線コンタクトホールも開口し、その後のストレージノード電極およびプレート電極形成時に先のコンタクトホール内に埋め込まれた導体をコンタクトプラグとして用いる。例文帳に追加

A bit line contact hole is also opened in a process where a capacitor forming area is opened in a second inter layer insulating film 19, and a conductor buried in the contact hole is used as a contact plug when forming a storage node electrode and a plate electrode later. - 特許庁

層間絶縁膜１０は、実質的に不純物を含まないＨＤＰ−ＣＶＤによる第１のシリコン酸化物膜１０ａと、この第１のシリコン酸化物膜１０ａ上に堆積されたＰＳＧを主体とする第２のシリコン酸化物膜１０ｂとを有する。例文帳に追加

The inter-layer insulating film 10 comprises a first silicon oxide film 10a provided by HDP(high density plasma)-CVD substantially comprising no impurities and a second silicon oxide film 10b whose main material is PSG (phospho silicate glass) deposited on the first silicon oxide film 10a. - 特許庁

層内マイクロレンズと半導体基板に形成された受光部との間の距離を、集光効率を考慮した設計上の値に作り込むとともに周辺回路部の層間絶縁膜を厚く保ち、周辺回路部の動作特性を維持する。例文帳に追加

To maintain operating characteristic of a peripheral circuit by a method wherein distance between an intralayer micro lens and a light receiving part formed in a semiconductor substrate is reflected on value on design in which condensing efficiency is considered, and the interlayer dielectric of the peripheral circuit is kept thick. - 特許庁

画素スイッチング素子１０２と信号配線２０２との間の層間絶縁膜１６を、第２のソース・ドレイン領域１０２ｂに対応する領域に形成された第１の厚さＤ１が、ゲート電極１０２ｇに対応する領域の第２の厚さＤ２よりも厚くなるように形成する。例文帳に追加

An inter-layer insulating film 16 between a pixel switching element 102 and signal wiring 202 is formed such that a first thickness D1 formed in a region corresponding to a second source/drain region 102b is larger than a second thickness D2 in a region corresponding to a gate electrode 102g. - 特許庁

半導体装置が微細化されても、層間絶縁膜のコンタクト・ホール内に上層の導電層が充填され、上層の導電層と下層の導電層とが電気的に充分に接続された半導体装置および半導体装置の製造方法を提供する。例文帳に追加

To provide a semiconductor device and its manufacturing method, wherein the contact hole of an interlayer insulation film is filled with an upper conductive layer and the upper conductive layer is substantially electrically connected with an lower conductive layer even the semiconductor device is miniaturized. - 特許庁

このとき、レジスト膜１７中の酸発生剤から発生する酸に加えて、保護膜１６Ａから酸性化合物１９が拡散し、層間絶縁膜１４から塩基性化合物１８が拡散しても孔部１４ａのレジスト膜は酸性となる。例文帳に追加

In this process, an acidic compound 19 is diffused from the protective film 16A adding to acid produced by an acid producing agent in the resist film 17, and this makes the resist film in the hole 14a acidic even though the basic compound 18 is diffused from the interlayer insulating film 14. - 特許庁

半導体基板の上部にフィールド酸化膜を形成して前記基板にアクティブ領域を設定した後、基板の上部にトンネル酸化膜、第１導電層、層間誘電膜、第２導電層、および第１絶縁膜を順次に形成する。例文帳に追加

After a field oxide film is formed on a semiconductor substrate and an active region of the substrate is set, a tunnel oxide film, a first conductive layer, an interlayer dielectric field, a second conductive layer, and a first insulating film are sequentially formed on the substrate. - 特許庁

あるいは、強誘電体キャパシタと多層配線構造を有する半導体装置において、層間絶縁膜上に強誘電体キャパシタと第１の配線層１８，１９が形成され、強誘電体キャパシタの膜厚が、上記第１の配線層の膜厚と同一になるように形成される。例文帳に追加

In a semiconductor device, having a ferroelectric substance capacitor and a multilayered wiring structure, the ferroelectric substance capacitor and first wiring layer 18 and 19 are formed on an interlayer insulating film 18, so that the film thickness of the ferroelectric substance capacitor is made the same as that of the first wiring layer. - 特許庁

ＤＲＡＭとロジック回路とが混載される半導体装置にあって、ＤＲＡＭ及びロジック回路の形成領域において、拡散層６上に層間絶縁膜７を堆積し、所定位置に拡散層６とメタル配線Ｍ１とのコンタクトホール８を形成する。例文帳に追加

In the DRAM and logic circuit forming region of a semiconductor device on which a DRAM and logic circuit are mixedly mounted, contact holes 8 for diffusion layers 6 and metallic wiring M1 are formed at prescribed positions by depositing interlayer insulating films 7 on the diffusion layers 6. - 特許庁

さらに、樹脂膜１１は層間絶縁膜１０の表面荒れを平坦化し、液晶分子の配向不良や不均一電界による液晶分子の配向不良を防ぎ、画素電極１２の表面荒れに起因する発光装置の微小欠陥を抑制することができる。例文帳に追加

Further, the resin film 11 planarizes the surface roughness of the interlayer insulating film 10, preventing alignment failure of liquid crystal molecules and alignment failure due to an non-uniform electric field, and inhibiting minute defects of the light emitting device caused by the surface roughness of the pixel electrode 12. - 特許庁