「層間絶縁」に関連した英語例文の一覧と使い方(105ページ目) - Weblio英語例文検索

シリコンウエハー等に用いられる層間絶縁樹脂として用いられるネガ型感光性樹脂組成物において、テトラメチルアンモニウムヒドロキシド水溶液に対する良好な現像性を有し、かつＰＣＴ条件下において密着性を低減させないこと。例文帳に追加

To provide a negative photosensitive resin composition to be used as an interlayer insulating resin used for a silicon wafer or the like, the composition having favorable developing property to a tetramethylammonium hydroxide (TMAH) aqueous solution and causing no decrease in adhesion property under PCT conditions. - 特許庁

シリコン基板３０上の素子領域５７にはＭＯＳトランジスタが形成され、この素子領域５７を電気的に分離する素子分離領域５８はＳＴＩ領域３６で形成されており、全体を層間絶縁膜３７が覆っている。例文帳に追加

An MOS transistor is formed din an element region 57 on a silicon substrate 30, an element isolation region 58 for electrically isolating the element region 57 is formed in an STI region 36, and the entirety is coated by an interlayer insulating film 37. - 特許庁

本発明は、層間絶縁膜のエッチング時の大面積レジストパターン肩部においても十分なレジスト残膜を確保してエッチング後の寸法シフトを抑制する半導体装置製造方法および半導体装置製造システムを提供することを課題とする。例文帳に追加

To provide a semiconductor device manufacturing method wherein sufficient resist residual film is ensured on a shoulder part of a large area resist pattern when an interlayer dielectric is etched and dimension shift after etching is restrained, and a semiconductor device manufacturing system. - 特許庁

ビアホール３９を有した第２層間絶縁膜３７上側全面にＩＴＯからなる透明導電膜４２形成し、同透明導電膜４２のエッチング領域Ｅに、塩酸Ｌと反応して水素ガスＰを生成する金属膜４５を、亜鉛ペーストを塗布することによって形成した。例文帳に追加

A transparent conductive film 42 made of ITO is formed on the entire upper surface of a second interlayer insulation film 37 having via holes 39, and a metallic film 45 reacting with a hydrochloric acid L for generating hydrogen gas P is formed in an etching region E of the conductive film 42 by applying zinc paste. - 特許庁

半導体基板１０上のメモリセルアレイ領域に、メモリセルトランジスタ及び選択トランジスタを、周辺領域にトランジスタを形成した後、全面を覆うようにＢＰＳＧ膜２７、４０により層間絶縁膜を形成する。例文帳に追加

After a memory transistor and a selection transistor are formed in a memory cell array area and a transistor is formed in a peripheral area on a wafer 10, an interlayer dielectric is formed from BPSG films 27 and 40 so as to cover the whole. - 特許庁

追加のエッチングにより溝底部に露出したエッチング阻止膜５を除去した後、エッチバックにより溝底部に露出した層間絶縁膜４を所定の厚さだけエッチングし、ホールおよび溝に配線金属１０を埋め込む。例文帳に追加

After the etch stopping film 5 exposed to the bottom of the groove by the additional etching is removed, the interlayer dielectric 4 exposed to the bottom of the groove by etching back is etched by a specified thickness to bury a wiring metal 10 in the hole and the groove. - 特許庁

また、トランジスタ３の第２の主電極領域３４（２）とバリア膜１０との間の層間絶縁膜４において、第２の主電極領域３４（２）上には第２のプラグ５（２）とそれに積層された第６のプラグ６（２）とを有するプラグが配設されている。例文帳に追加

In the interlayer insulating film 4, between a second main electrode region 34(2) of the transistor 3 and the barrier film 10, a plug having a second plug 5(2) and a sixth plug 6(2) thereon is also disposed on a second main electrode region 34(2). - 特許庁

次に、導電性バリア膜１０７および導電性水素バリア膜１０８をコンタクト１０６を含む領域でパターニングし、これらの上を含む層間絶縁膜１０５上に導電膜を堆積し、これをパターニングして配線１１０を形成する。例文帳に追加

The method also comprises steps of subjecting the film 107 and the film 108 in a region including the contact 106 to patterning, depositing a conductive film on the film 105 including upper parts thereof, patterning the conductive film, and forming wiring 110. - 特許庁

界面調節層が形成された結果物上にＣＶＤ方法によってＡｌを全面蒸着してコンタクトホール内にコンタクトプラグを形成すると同時に層間絶縁膜上にコンタクトプラグと連結される配線層を形成する。例文帳に追加

Al is deposited through a CVD method on the entire surface of a resultant substrate, having the interface adjustment layer 42 formed therein to form a contact lug within the contact hole and also to form a wiring layer on the film 20 connected with the plug. - 特許庁

本発明の半導体装置は、層間絶縁膜２４下のセルコンタクトプラグ９上に設けられたパッド２３と、パッド２３よりも大きい底面を有するとともに当該底面がパッド２３に接続された凹状電極としてのシリンダ型の蓄積容量下部電極２６とを備えたものである。例文帳に追加

This semiconductor device is provided with a pad 23 provided on a cell contact plug 9 under an interlayer dielectric 24 and a cylinder type lower storage capacitor electrode 26 as a recessed electrode, which has the base greater than that of the pad 23 and connects the relevant base to the pad 23. - 特許庁

基板表面上に残留するスラリー及び研磨残留物を界面活性剤を含む洗浄液で洗浄除去した後に、層間絶縁膜に染み込んだ有機物質を効率的に除去することが可能なＣＭＰ研磨方法を提供する。例文帳に追加

To provide a CMP method whereby the organic substances wherewith an interlayer insulating film is impregnated can be removed efficiently therefrom, after residual slurries and polishing residues present on the surface of a substrate are cleaned and removed therefrom by the cleaning liquid containing a surface active agent. - 特許庁

ナノインデンテーション法により測定した弾性率が２０ＧＰａ以下、特に１０ＧＰａ以下、更には５ＧＰａ以下である柔らかい層間絶縁膜であっても、特定の大きさのスクラッチの発生が特定の個数以下に抑えられる化学機械研磨用水系分散体を得る。例文帳に追加

This aqueous dispersing element for polishing a chemical machine can suppress the occurrence of scratches of a specific size to a specific number or below even on a soft interlayer insulating membrane having the elastic modulus measured by the nano-indentation method at 20 Gpa or below, particularly 10 Gpa or below, and further 5 Gpa or below. - 特許庁

スクリーン印刷後に生じるブリードや加熱時に発生するダレを抑制して高精細なパターン形成の可能なソルダーレジストや層間絶縁膜に好適な熱硬化性のレジスト組成物、その硬化方法及び用途を提供する。例文帳に追加

To provide a thermally curable resist composition which is suitable for a solder resist or an interlayer insulating film and is capable of forming a highly precise pattern by suppressing bleeding caused after screen printing and sagging occurred during heating, and to provide its curing method and use. - 特許庁

この層間絶縁膜７は、ゲート電極９の開口部８の内部を通ってドリフト領域１２の表面に達するコンタクトホール８’を有し、上部配線６の一部は、コンタクトホール８’を介してドリフト領域１２の表面に接触し、ショットキー電極として機能する。例文帳に追加

The interlayer insulating film 7 has a contact hole 8' that reaches the surface of a drift region 12 passing through the interior of the opening 8 in the gate electrode 9, and part of the upper wiring 6 makes contact with the surface of the drift region 12 via the contact hole 8' to serve as a Schottky electrode. - 特許庁

半導体基板、層間絶縁膜などの半導体部品や、記録媒体部品および光学用部品などの化学的機械研磨（ＣＭＰ）に適し、被研磨物の表面を平坦にし、かつ研磨速度を高くできる研磨用組成物および研磨方法を提供すること。例文帳に追加

To provide a polishing composition suitable for chemical machine polishing (CMP) for a semiconductor part such as a semiconductor substrate and an interlayer insulation film, a recording medium part and an optical part, flattening a surface of an object to be polished and capable of increasing a polishing speed, and a polishing method. - 特許庁

クラックの発生等を防止することができ、複数の層間絶縁膜内において、素子として機能する配線等を配設できる領域を広くとることができ、製造コストの削減を図ることができる、半導体装置を提供することを目的とする。例文帳に追加

To provide a semiconductor device capable of preventing the generation of a crack or the like, capable of obtaining a region for the arrangement of wiring or the like which functions as an element in a plurality of interlayer insulating films, and capable of reducing a manufacturing cost. - 特許庁

第１導体層３、第２導体層７及び層間絶縁膜４が形成された半導体基板１に、ネガ型感光性樹脂組成物をスピンコートして乾燥し、所定部分に窓６Ｃを形成するパターンのマスク上から光を照射する。例文帳に追加

The negative photosensitive resin composition is spin-coated and dried on a semiconductor substrate 1 on which a first conductor layer 3, a second conductor layer 7 and an interlayer insulating film 4 have been formed, and light is illuminated through a mask of a pattern for forming a window 6C in a predetermined portion. - 特許庁

半導体集積回路のバリア層と層間絶縁膜との化学的機械的研磨に用いられる研磨液であって、砥粒、酸化剤、防食剤、酸、界面活性剤、及び包接化合物を含み、ｐＨが５未満であることを特徴とする研磨液。例文帳に追加

The polishing solution is used for the chemical mechanical polishing of the barrier layer and the interlaminar insulation film of a semiconductor integrated circuit wherein the polishing solution includes the abrasive grains, an oxidative agent, an anticorrosive agent, an acid, a surfactant and an inclusion compound, and the pH thereof is lower than 5. - 特許庁

このように、保護膜開口４のエッジの真下を避けてコンタクト８を形成することにより、保護膜開口４のエッジの真下は平らな層間絶縁膜９となり、ボンディングによるストレス集中にも十分耐えることができる。例文帳に追加

Thus, since the contact 8 is formed while avoiding the part just under the edge of the protecting film opening 4, the part just under the edge of the protecting film opening 4 becomes a flat interlayer insulating film 9 and the device can sufficiently be set up against the concentration of stress caused by bonding as well. - 特許庁

高耐熱性、高耐溶剤性、高透過率及び低誘電率の層間絶縁膜の形成に好適であり、現像工程において最適現像時間を越えてもなお良好なパターン形状を形成できる大きな現像マージンを有するポジ型感光性樹脂組成物の提供。例文帳に追加

To provide a positive photosensitive resin composition suitable for the formation of an interlayer insulating film having high heat resistance, high solvent resistance, high transmittance and a low dielectric constant, and having a large development margin that allows formation of a favorable pattern even when a developing time exceeds the optimal developing time in a developing process. - 特許庁

配線溝の形成に先立ってビアホールを形成するデュアルダマシン工程において、ＳｉＯＣ膜からなる層間絶縁膜のドライエッチングにアルミナマスクを使用する場合に生じ得るビアホールの形状不良を防止する。例文帳に追加

To prevent the occurrence of a defective shape of a via hole which can occur in the case of using an alumina mask for dry etching of an interlayer insulation film consisting of an SiOC film in a dual damascene process for forming the via hole in advance of forming a wiring groove. - 特許庁

ドリフト領域１１の表面領域にはベース領域１３が形成され、ベース領域１３の表面領域にはソース電極１４が形成され、ドリフト領域１１上には、酸化膜２０、ゲート電極３０、及び、層間絶縁膜４０が形成されている。例文帳に追加

A base region 13 is formed in a surface region of a drift region 11, a source region 14 is formed in a surface region of the base region 13, and an oxide film 20, a gate electrode 30 and an interlayer insulating film 40 are formed on the drift region 11. - 特許庁

液晶装置において、二端子型非線形素子１４が形成された第１基板１０には、さらに、補助容量線１７と、補助容量１８と、補助容量１８および二端子型非線形素子１４の上層側に形成された層間絶縁膜とが形成されている。例文帳に追加

In a liquid crystal device, on a first substrate 10 on which two-terminal nonlinear element 14 is formed, an auxiliary capacitance line 17, an auxiliary capacitance 18, and an interlayer insulating film formed on the upper layer side of the auxiliary capacitance 18 and the two-terminal nonlinear element 14 are further formed. - 特許庁

層間絶縁膜や金属配線等の、半導体のデバイスウエハの表面平坦化加工に用いられる研磨パッドとして好適な、従来パッドに対して同等以上の研磨を実現でき、さらに耐摩耗性の高い研磨用発泡体を提供する。例文帳に追加

To provide a foamed body for polishing suitable as a polishing pad to be used for surface-flattening of a device wafer of a semiconductor of an inter-layer insulating film and a metal wiring, etc., capable of realizing polishing equal to or more than that of a conventional pad and having high wear resistance. - 特許庁

この基板上には更に、ＴＦＴ及び画素電極に電気的に接続された蓄積容量（７０）と、データ線及び画素電極間に配置されたシールド層（４００）と、前記画素電極の下地として配置された層間絶縁膜（４３）とが、前記積層構造の一部をなして備えられている。例文帳に追加

capacitances(70) each of which is electrically connected to the TFT and the pixel electrode and shield layers(400) each of which is arranged between the data line and the pixel electrode and interlayer insulator films(43) which are formed as underlay of the pixel electrodes are provided on the substrate while they are made to constitute portions of the layered structure. - 特許庁

金属−絶縁物−金属（ＭＩＭ）キャパシタの製造方法で、支持基板たとえば層間誘電体層ＩＬＤ上に銅バリア／銅シード層４を堆積し、この銅バリア／銅シード層４上に誘電体８を形成し、この誘電体８上に金属層９を形成する。例文帳に追加

By a manufacturing method for a metal-insulator-metal(MIM) capacitor, a copper barrier/copper seed layer 4 is deposited on a base substrate, i.e., an interlayer dielectric layer ILD, a dielectric 8 is formed on this copper barrier/copper seed layer 4, and a metal layer 9 is formed on the dielectric 8. - 特許庁

絶縁層と導体パターンとの間の密着性の向上を図ることができ、しかも、金属薄層における層間剥離を防止することのできる、配線回路形成用基板、それが用いられる配線回路基板、その金属薄層を形成するための金属薄層の形成方法を提供すること。例文帳に追加

To provide a substrate for wiring circuit formation capable of improving the adhesiveness between an insulating layer and a conductive pattern and preventing delamination in metal thin layer, and to provide a wiring circuit substrate for which the substrate is employed and a method of forming a metal thin layer for forming the metal thin layer. - 特許庁

したがって、例えば、半導体基板上に金属層または金属合金層や層間絶縁膜を形成した後に活性化を行ったり、半導体基板に接着性塗布膜及び支持基板を張り合わせる工程の後に活性化を行うことも可能となる。例文帳に追加

Thus, it is possible to activate the impurity after forming a metallic layer, or a metallic alloy layer, and an inter-layer insulation film on the semiconductor substrate or to activate the impurity, after a process of cladding an adhesive coating film and a support substrate to the semiconductor substrate. - 特許庁

高温超電導体装置に関し、積層型ＩＥＪ接合を作成するに際し、メサ構造を利用するプロセスでは、堆積温度が規制されることに起因し、層間絶縁膜の膜質劣化を回避できないので、メサ構造を作成せずに積層型ＩＥＪ接合を実現することが基本になっている。例文帳に追加

To achieve a laminated type IEJ junction, without having to creating a mesa structure, since the deterioration of the film quality of an interlayer insulation film cannot be avoided due to the regulation of deposition temperature, in a process for utilizing the mesa structure when creating the lamination type IEJ junction regarding a high-temperature superconducting device. - 特許庁

そして、全面を被覆する導電体膜２３およびメタル膜２４を形成した後、ＣＭＰ法により層間絶縁膜１９上の不要部分を研磨除去しダマシン構造のメタルゲート電極を備えたＭＩＳ型ＦＥＴを形成する。例文帳に追加

Then, after a conductor film 23 and a metal film 24 covering the whole surface are formed, unnecessary portion on the interlayer insulating film 19 is polished and removed by CMP method to form the MISFET provided with the metal gate electrode of damascene structure. - 特許庁

その後、本発明の実施形態では、光吸収反射防止コーティング材料を層間絶縁層の上に析出し、光シールドを形成し、それに他のプレーナ処理したＩＭＤ層が続き、下に存在する能動デバイスに向かう入射光の透過を低減するようにする。例文帳に追加

Subsequently, a light absorbing antireflective coating material is deposited on the interlayer insulating layer to form a light shield and is followed by another planarized IMD layer so as to reduce the transmission of the incident light toward the underlying active devices. - 特許庁

この蒸着重合薄膜は均一な厚さと優れた熱安定性をもち、必要に応じてパターンを形成することができるので、半導体の層間絶縁薄膜、電気発光素子、太陽電池、複写機、レーザプリンタ等に応用が可能である。例文帳に追加

The thin film thus obtained, which has a uniform thickness and high thermal stability and enables, as necessary, a pattern formation, is applicable to the interlaminar electrical insulation thin films of semiconductors, electroluminescent elements, solar cells, copiers, laser printers, etc. - 特許庁

まず、強誘電体膜３１７を厚く堆積し、その後に、ウエハ全体で膜厚を均一に堆積可能な層間絶縁膜３１６をストッパとして、ＣＭＰ法で強誘電体膜３１７を平坦化して、強誘電体膜３１７ａを形成する。例文帳に追加

First the ferroelectric film 317 is deposited to be thick, and then, the ferroelectric film 317 is flattened by a CMP method with the interlayer dielectric 316 as a stopper, which can be deposited with a uniform thickness on an entire wafer, to form the ferroelectric film 317a. - 特許庁

トランジスタ７５は、シリコン基板１と、ゲート電極７と、ソース領域５ｂおよびドレイン領域５ａと、シリコン窒化膜１０と、高濃度不純物領域４ｂに達するコンタクトホール１４ｂを有する層間絶縁膜１２と、コンタクトホール１４ｂを充填する配線１３ｂとを備える。例文帳に追加

A transistor 75 is provided with a silicon substrate 1, gate electrode 7, source and drain regions 5b and 5a, silicon nitride film 10, interlayer insulating film 12 having a contact hole 14b to reach a heavily-doped region 4b and wiring 13b to fill the hole 14b. - 特許庁

配線金属の表面における傷や腐食が生じにくく、層間絶縁膜及びバリヤ膜上の配線金属残りが生じにくく、しかも、充分な研磨速度を確保でき、ディッシングやエロージョンを防止して高い平坦性が得られる研磨組成物を提供する。例文帳に追加

To provide a polishing composition that reduces the possibility of scratch or corrosion on the top surface of a wiring metal and residual wiring metal on an inter-layer insulating film and a barrier film, and that ensures sufficient polishing speed and protects dishing or erosion to achieve high flatness. - 特許庁

従来のレジスト膜や層間絶縁膜の成膜を行う場合には、膜厚を均一に整えることが難しく、例えばスピンコータを用いるＳＯＤ膜を塗布すると、図９の（ａ）に示すようにＳＯＤ膜の膜厚が不均一になり、この状態がそのまま残る。例文帳に追加

To solve a problem that when a film such as a resist film or an interlayer insulating film is conventionally formed, it is difficult to make the film thickness uniform; for example, when an SOD film is formed using a spin coater, the film thickness is nonuniform as shown in Fig.(a), and remains as it is. - 特許庁

半導体チップ１００の電極膜７の厚みを３．５μｍから１０μｍにすることで、ボンディングワイヤ（アルミワイヤ１２）の直径を３００μｍ以上に太線化しても、層間絶縁膜６やｎ半導体基板１にクラックを発生させることなく、超音波ボンディングできる。例文帳に追加

Ultrasonic bonding can be performed, by setting the thickness of an electrode film 7 of a semiconductor chip 100 to 3.5 μm to 10 μm, allowing no crack to be generated in an interlayer insulating film 6 and an n-semiconductor substrate 1, even if a diameter of the bonding wire (aluminum wire 12) is made as thick as 300 μm or more. - 特許庁

薄いＩＣチップ２０Ａのトランジション層３８Ｂの頂部と、厚いＩＣチップ２０Ｂのトランジションの頂部３８Ｂとの高さが揃い、トランジション層３８Ａ、３８Ｂと層間樹脂絶縁層５０のバイアホール６０とを適正に接続させることができる。例文帳に追加

The top of the transition layer 38A of the thin IC chip 20A get flush with that of the transition layer 38B of the thick IC chip 20B, so that the transition layers 38A and 38B and the viahole 60 of an interlayer insulating layer 50 can be properly connected together. - 特許庁

シールリング１０４は、例えば層間絶縁膜１０７において互いに隣り合うライン状構造のシールビア１２３ａ及び１２３ｂを含み、シールビア１２３ａ及び１２３ｂのそれぞれはシールリング１０４を構成している同一のシール配線１２２に接続されている。例文帳に追加

The seal ring 104 includes seal vias 123a and 123b neighboring each other, for example, in the interlayer insulating film 107, and having a line shaped structure, and the both seal vias 123a and 123b are connected to a same seal wiring 122 constituting the seal ring 104. - 特許庁

高い感放射線性と良好な現像性を有し、高い耐熱性および高い透明性を有するとともに、耐溶剤性に優れた液晶表示素子の層間絶縁膜の形成に適する感放射線性組成物を提供すること。例文帳に追加

To provide a radiation sensitive composition having high radiation sensitivity and good developability and suitable for forming an interlayer insulation film of a liquid crystal display element having high heat-resistance and transparency and excellent solvent resistance, and provide an interlayer insulation film of a liquid crystal display element formed from the radiation sensitive composition and a liquid crystal display element having the interlayer insulation film. - 特許庁

該接合構造体３３１は、第２層間絶縁膜３０７に設けられた第２凹部３０９の側壁に形成された誘電体膜３１４を備え、第２凹部３０９の底面において、第１導電膜３１５は、第１コンタクトプラグ３０６と電気的に接続する。例文帳に追加

The connection structure 331 has a dielectric film 314 formed on a side wall of a recessed portion 309 bored in a second inter-layer insulating film 307, and on the bottom surface of the second recessed portion 309, the first conductive film 315 is electrically connected to the first contact plug 306. - 特許庁

スイッチング素子上において、層間絶縁膜を挟持して配設される一対の導電膜が、製造工程中に混入する異物の影響によって電気的に短絡してしまうことを防止する電気光学装置、電気光学装置の製造方法及び電子機器を提供する。例文帳に追加

To provide an electro-optical device, preventing a pair of conductive films disposed with an interlayer insulating film interposed between them on a switching element from being electrically short-circuited due to influence of foreign matter entering during a manufacturing process; a method for manufacturing an electro-optical device and an electronic device. - 特許庁

バリア層のバリア金属とキャップ層の二酸化珪素に対する良好な研磨速度を維持しつつ、層間絶縁膜層であるｌｏｗ−ｋ膜に対する高い研磨速度を達成できるＣＭＰ用研磨液及び研磨方法を提供する。例文帳に追加

To provide polishing liquid for CMP and a polishing method using the polishing liquid that can increase a polishing speed for a low-k film as an interlayer insulating film layer with keeping an excellent polishing speed for barrier metal of a barrier layer and silicon dioxide of a cap layer. - 特許庁

低誘電率膜に埋め込まれた配線層をデュアルダマシン法により形成する半導体装置の製造方法に関し、層間絶縁膜を無機系低誘電率材料により構成する場合にも十分な加工マージンを確保しうる半導体装置の製造方法を提供する。例文帳に追加

To provide the manufacturing method of a semiconductor device, capable of ensuring a sufficient working margin, even when an interlayer insulating film is made of an inorganic base low dielectric material, in the manufacturing method of a semiconductor device for forming a wiring layer embedded in a low dielectric film using a dual-damascene method. - 特許庁

本発明は、半導体素子デバイスなどにおける層間絶縁膜として使用するのに適し、硬膜時における膜減りが小さく、かつ誘電率などの特性に優れた膜を製造することができる組成物、およびその組成物より得られる膜を提供することを目的とする。例文帳に追加

To provide a composition that is best suited for use as an interlaminar insulating film in a semiconductor element device or the like, rarely causes film decrease at film hardening, and produces a film excellent in such characteristics as a dielectric constant, and to provide a film obtained using the composition. - 特許庁