「層間絶縁」に関連した英語例文の一覧と使い方(112ページ目) - Weblio英語例文検索

配線層間絶縁膜３４を、Ｓｉ−Ｈ結合を有するアルコキシ化合物、又はＳｉ−Ｈ結合を有するシロキサンの何れか一と、Ｏ_2、Ｎ_2Ｏ、ＮＯ_2、ＣＯ、ＣＯ_2、又はＨ_2Ｏの何れか一の酸素含有ガスとからなる成膜ガスをプラズマ化し、反応させて形成することを特徴とする半導体装置の製造方法による。例文帳に追加

In this method for manufacturing a semiconductor device, the wiring interlayer insulating film 34 is formed by making either alkoxy compound having a Si-H bond or siloxane having a Si-H bond and a film forming gas composed of either one of oxygen-containing gas, O2, N2O, NO2, CO, CO2 or H2O into plasma and react each other. - 特許庁

本半導体装置のヒューズ構造４２は、層間絶縁膜４４に、それぞれ、埋め込み形成された一対のヒューズ電極４６Ａ、Ｂと、電極パッド４８と、多層配線構造の最上段配線５０Ａ、Ｂと、及び一対のヒューズ電極を接続する膜厚１００ÅのＴｉＮ膜ヒューズ５２とを備えている。例文帳に追加

A fuse structure 42 of the semiconductor device comprises a pair of fuse electrodes 46A, B, respectively embedded in a layer insulation film 44, electrode pads 48, topmost wirings 50A, B of a multilayered wiring structure and TiN film fuses 52 of 100 Å thickness for connecting the pair of fuse electrodes. - 特許庁

半導体素子の製造工程、特に半導体素子の裏面研磨工程で生じる外的応力を緩和し、回路を構成する層間絶縁膜へのダメージを軽減できるバンプ構造を備えた半導体素子及びその製造方法、並びにこの半導体素子を有する半導体装置及びその製造方法を提供する。例文帳に追加

To provide a semiconductor element having a bump structure which reduces external stress to be generated in a manufacturing process of the element, especially, in a rear face polishing process, and less damages an interlayer insulation film which constitutes a circuit, and also to provide its manufacturing method, and a semiconductor device including the semiconductor element and its manufacturing method. - 特許庁

（ａ）シロキサン樹脂と、（ｂ）アルキレングリコールジアルキルエーテル又はジアルキレングリコールジアルキルエーテルと、を含有してなる被膜形成用組成物を塗設して得られたシリカ系被膜を層間絶縁膜として用いた半導体集積回路を、無機砥粒を含まない研磨液で研磨することを特徴とする化学的機械的平坦化方法。例文帳に追加

The chemical mechanical polishig method comprises a step of polishing the semiconductor integrated circuit with the silica system film obtained by coating a composite for forming the film including a siloxane resin (a), and an alkylene glycol dialkylehter or a dialkylene glycol dialkylehter (b) used as the interlayer insulating film with the use of a polishing liquid including no inorganic abrasive grain. - 特許庁

本発明は、絶縁基板を介して導電材料によって構成された配線パターン及び少なくとも１つのダミーパターンを複数積層し、層間の電気的接続はフィルドビアによって行う多層回路配線板であって、前記フィルドビアのパッドの外縁と前記ダミーパターンの外縁の距離が４０μｍ以下であることを特徴とする多層回路配線板であり、配線基板内部のフィルドビアへの応力集中を抑えることが出来る。例文帳に追加

In the multilayer circuit wiring board, a plurality of layers of wiring patterns composed of a conductive material via an insulating board and at least one dummy pattern are laminated, and the layers are connected by the field via electrically. - 特許庁

エポキシ樹脂、フェノール・キシリレン樹脂硬化剤、および硫酸バリウムを必須成分として含み、エポキシ樹脂１００質量部に対し、フェノール・キシリレン樹脂硬化剤５〜１５質量部、硫酸バリウム２０〜５０質量部が含有されている、ビルドアップ工法で製造される多層回路基板の層間絶縁層用樹脂組成物。例文帳に追加

The resin compound for the interlayer insulation layers of a multilayer circuit board manufactured by a buildup method includes an epoxy resin, a phenol-xylilene resin hardening agent, and barium sulfate as essential components, and contains a 5-15 mass parts phenol-xylilene resin hardening agent and 20-50 mass parts barium sulfate to 100 mass parts epoxy resin. - 特許庁

半導体装置の製造工程において基板を洗浄する洗浄液であって、層間絶縁膜として炭素を含む低誘電率膜を使用した場合であっても十分な洗浄効果を得ることができる洗浄液、及びこの洗浄液を使用した基板洗浄工程を含む半導体装置の製造方法を提供する。例文帳に追加

To provide a cleaning liquid for cleaning a substrate in a production process of a semiconductor device and affording sufficient cleaning effects even when a low dielectric constant film containing carbon is used as an interlayer dielectric and to provide a method for producing the semiconductor device including a step of cleaning the substrate using the cleaning liquid. - 特許庁

半導体集積回路のバリア層と層間絶縁膜との化学的機械的研磨に用いられる研磨液であって、 研磨粒子、少なくとも１種の界面活性剤、水を含む研磨用組成物であって、該界面活性剤の少なくとも一つが、２つ以上の３級アミノ基と１つの親油部を含む化合物である研磨用組成物。例文帳に追加

The polishing solution is used for the chemical mechanical polishing of the barrier layer and the interlaminar insulation film of a semiconductor integrated circuit, wherein its polishing composition includes abrasive grains, at least one of surfactants, and water, and at least one of the surfactants is a compound containing two or more tertiary amino groups and one lipophile part. - 特許庁

例えば半導体素子の層間絶縁膜等を形成するのに用いられ、感光性を有し、架橋剤を用いることなく現象が可能であり、かつ放射線等の照射により厚みのある膜パターンを形成することが可能な感光性組成物及び該感光性組成物を用いてなる半導体素子を提供する。例文帳に追加

To provide a photosensitive composition used for forming an interlayer insulation film or the like of a semiconductor element and for forming a thick film pattern with irradiation of radiation or the like, has photosensitiveness, and enables a development without using a crosslinking agent, and to provide the semiconductor element using the photosensive composition. - 特許庁

平行平板型プラズマ処理装置において、アッシングまたはエッチング時のチャージアップ・ダメージを受ける確率を低くすることができ、かつエッチング前後で層間絶縁膜の誘電率を大きく変化させてしまうことなく良好なデバイス形成のための加工を行うことができるプラズマ処理装置及びプラズマ処理装置を用いた半導体装置の製造方法を提供する。例文帳に追加

To provide a parallel plate plasma processing system, and a method for fabricating a semiconductor device using the plasma processing system, in which the probability of charge-up damage can be lowered at the time of ashing or etching and machining for fabricating a good device can be carried out without varying the permittivity of an interlayer insulation film before and after etching. - 特許庁

リン原子含有フェノール類の製造方法、新規リン原子含有フェノール類、新規フェノール樹脂、硬化性樹脂組成物、その硬化物、プリント配線基板用樹脂組成物、プリント配線基板、フレキシブル配線基板用樹脂組成物、半導体封止材料用樹脂組成物、及びビルドアップ基板用層間絶縁材料用樹脂組成物例文帳に追加

METHOD FOR PRODUCING PHOSPHORUS-CONTAINING PHENOLS, NEW PHOSPHORUS-CONTAINING PHENOLS, NEW PHENOL RESIN, CURABLE RESIN COMPOSITION, CURED ARTICLE THEREOF, RESIN COMPOSITION FOR PRINTED WIRING BOARD, PRINTED WIRING BOARD, RESIN COMPOSITION FOR FLEXIBLE WIRING BOARD, RESIN COMPOSITION FOR SEALING MATERIAL OF SEMICONDUCTOR, AND RESIN COMPOSITION FOR INTERLAYER INSULATING MATERIAL FOR BUILD-UP SUBSTRATE - 特許庁

本液晶表示装置は、所定の間隔をあけて相互に対向するカラーフィルタ基板１１及びＴＦＴ基板１２と、双方の基板１１、１２間に形成された柱状スペーサ２０とを備え、カラーフィルタ基板１１のＴＦＴ基板１２と対向する面に有機層間絶縁膜３９が形成されている。例文帳に追加

The liquid crystal display device is provided with a color filter substrate 11 and a TFT substrate 12 mutually opposed to each other at a prescribed interval and a columnar spacer 20 formed between the substrates 11 and 12 and an organic interlayer insulating film 39 is formed on the surface opposed to the color filter substrate 11 of the TFT substrate 12. - 特許庁

支持基板上に形成された第１導電層と、層間絶縁層上に形成された第２導電層とをコンタクトホールによって電気的に接続した半導体装置において、安価に、前記第１導電層と第２導電層とのコンタクト不良を抑制した半導体装置及びその製造方法を提供する。例文帳に追加

To provide a semiconductor device in which a first conductive layer formed on a support substrate and a second conductive layer formed on an interlayer insulating layer are electrically connected each other via a contact hole, and which can reduce contact failure between the first conductive layers and the second conductive layers inexpensively, and a method of manufacturing the same. - 特許庁

硬化収縮が少なく、耐クラック性に優れた熱硬化性樹脂組成物、及び無用剤もしくは微量の有機溶剤で液状化が可能であり、硬化物中に残存する揮発性化合物による層間剥離等がなく、絶縁信頼性や耐熱性等の特性に優れる熱硬化性樹脂組成物を提供する。例文帳に追加

To obtain a thermosetting resin composition having little curing shrinkage and excellent in crack resistance and a thermosetting resin composition enabling liquefaction without using any solvent or by using a slight amount of organic solvent, free from interlaminar separation, or the like, by a volatile compound remaining in the cured material and excellent in characteristics such as reliability for insulation and heat resistance. - 特許庁

キャパシタの上部電極と層間絶縁膜中に埋め込み形成された配線とキャパシタがショートする問題やキャパシタ上のビア／配線形成時にビア底の過エッチングを防ぐことができ、高い信頼性を持つ、多層配線層内に形成されたキャパシタを有す半導体装置を提供する。例文帳に追加

To provide a semiconductor device having a capacitor formed in a multi-layer wiring layer for preventing the generation of the short-circuit of the upper electrode of a capacitor and wiring and the capacitor embedded in an inter-layer insulating film, or the excessive etching of a via bottom at the time of forming via/wiring on the capacitor with high reliability. - 特許庁

基板１０上にフォトブリーチング材料、無機材料及び有機材料のうち少なくともフォトブリーチング材料を含む誘電体膜１１〜１５を形成し、その誘電体膜１１〜１５に照射する紫外線光の光エネルギーを調節するという簡単な構成により層間絶縁膜１１〜１５の比誘電率を低くすることができる。例文帳に追加

Dielectric films 11 to 15 containing at least a photo-bleeching material out of photo-bleeching, inorganic, and organic materials are formed on a substrate 10, and the light energy of ultraviolet rays applied to the dielectric films 11 to 15 is adjusted, thus reducing the relative dielectric constant of the interlayer insulating films 11 to 15 with a simple configuration. - 特許庁

不良回路を冗長回路に切り替えるためのヒューズ配線は上層配線２と、上層配線２との間に１枚の層間絶縁膜４を介して形成される異層の配線３とによって形成され、上層配線２上にはヒューズ配線に対して切断用のレーザ光を照射するためのヒューズ開口部１が設けられている。例文帳に追加

This semiconductor device is equipped with a fuse wiring which is used for switching a defective circuit to a redundant circuit and composed of an upper wiring 2, a different layer wiring 3, and an interlayer insulating film 4 interposed between the wirings 2 and 3, and a fuse opening 1 for irradiating the fuse wiring with a cutting laser beam is provided in the upper wiring 2. - 特許庁

組成物として、安全性に問題がなく、感度、解像度、保存安定性等に優れ、良好な現像マージンを有しており、優れた耐溶剤性、耐熱性、光透過率、密着性等を併せ備えた層間絶縁膜を形成でき、また優れた耐溶剤性、耐熱性、光透過率、密着性等を併せ備え、良好なメルト形状を有するマイクロレンズを形成しうる感放射線性樹脂組成物等を提供する。例文帳に追加

To provide a radiation sensitive resin composition having no problem with safety, excellent in sensitivity, resolution and storage stability, having good development margin, capable of forming an interlayer insulation film having excellent solvent resistance, heat resistance, light transmittance and adhesion, and capable of forming microlenses having excellent solvent resistance, heat resistance, light transmittance and adhesion, and also having a good melt shape. - 特許庁

デュアルダマシン構造形成の際に、ビアホール内部を含む上面に有機系の埋込層を設けた比誘電率の低い層間絶縁膜を、所定のエッチングガスを用いて一括してトレンチエッチングすると、埋込層が殆どエッチングされず、トレンチ内に残った埋込層の周囲にポリマーの残渣が生じる。例文帳に追加

To solve the problem that an embedded layer is hardly etched and a polymer residual is generated around the embedded layer remaining in a trench, when performing the trench etching of an interlayer insulation film having a low relative dielectric constant in which an organic-based embedded layer is formed on an upper surface including the inside of a via hole collectively using a prescribed etching gas when forming a dual damascene structure. - 特許庁

安全性に問題がなく、感度、解像度、溶液としての保存安定性等に優れ、現像工程において最適現像時間を越えてもなお良好なパターン形状を形成できるような良好な現像マージンを有する感放射線性樹脂組成物、ならびに該組成物から層間絶縁膜およびマイクロレンズを形成する方法を提供すること。例文帳に追加

To provide a radiation-sensitive resin composition having no safety problem, superior in sensitivity, resolution and storage stability as a solution, and having such a proper development margin that a proper pattern profile can be formed, even after the lapse of the optimum developing time in a developing step, and to provide a method for forming an interlayer insulation film and microlenses from the composition. - 特許庁

配線基板１００は、配線部（導体パターン２０、層間接続部３０）と、配線部に電気的に接続された複数の電子部品と、配線部と複数の電子部品とを内蔵するものであり、電子部品を内蔵する複数の電子部品配置部４０、及び、可撓性を有し、電子部品配置部４０の間に構成された屈曲部７０を含む絶縁基材とを備える。例文帳に追加

A wiring board 100 comprises a wiring part (conductor pattern 20, interlayer connection 30), a plurality of electronic components connected electrically with the wiring part, and an insulating substrate which incorporates the wiring part and the plurality of electronic components and includes a plurality of electronic component arrangement parts 40 incorporating the electronic components, and a flexible bent portion 70 constituted between the electronic component arrangement parts 40. - 特許庁

ダマシン配線を有する半導体装置において、第２層間絶縁膜６に形成した配線溝Ｇ２およびビアホールＶ２のそれぞれの内壁にバリア膜としてＴａＮ膜７およびＣｕと濡れ性の良いＴｉからなるＴｉ膜８とを順に形成することにより、Ｔｉ膜８上に均一にＣｕシード膜９ａを形成することを可能とする。例文帳に追加

In a semiconductor device having a damascene structure, a TaN film 7 and a Ti film 8 composed of Ti exhibiting good wettability to Cu are formed respectively, as a barrier layer, on the inside walls of a wiring groove G2 and a via hole V2 formed in a second interlayer insulating film 6, so that a Cu seed film 9a can be formed uniformly on the Ti film 8. - 特許庁

一方のフィルム表面の中心線平均粗さ（ＳＲａ）が０．５〜１５ｎｍであるポリエステルフィルムのもう一方の面に塗布層を有し、１８０℃で３０分間熱処理した後の当該塗布層表面のオリゴマー量が３．０ｍｇ／ｍ^２以下であることを特徴とする層間絶縁材料支持ポリエステルフィルム。例文帳に追加

The polyester film for supporting interlayer insulating material includes a coated layer formed on one surface of the polyester film whose centerline average roughness (SRa) of the other film surface is 0.5-15 nm, and an oligomer amount on a surface of the coated layer after heat treatment at 180°C for 30 minutes is 3.0 mg/m^2 or less. - 特許庁

本発明は、インタスティショナルバイアホールまたはバイアホールまたはスルーホールでなる層間接続穴の内壁とランドとを複数の電極に分割し、当該分割した電極を絶縁を維持して接近させ、夫々の電極に誘導ラインと被誘導ラインとを配線し、接続導体のインダクタンスを低下させる。例文帳に追加

The inner wall of an interlayer connection hole composed of an interstitial via or a via or a through-hole and a land are divided into a plurality of electrodes, the divided electrodes are disposed closely with keeping them insulated, and lead lines and lines led are wired to the respective electrodes to lower than inductance of a connection conductor. - 特許庁

導体回路上に形成する層間樹脂絶縁層との密着性に優れるとともに、レーザ光を照射した際にも、導体回路表面の粗化層が平坦化されず、導体回路との密着性に優れたバイアホール（導体回路）を形成することができる多層プリント配線板の製造方法を提供すること。例文帳に追加

To provide a multilayer printed wiring board that assures close contact with an interlayer resin insulated layer formed on a conductive circuit and can form the via holes (conductive circuits) assuring close contact with the conductive circuits where a rough surface at the conductor circuit surface is not flattened even at the time of irradiation of laser beam. - 特許庁

高い感放射線感度を有し、現像工程において最適現像時間を越えてもなお良好なパターン形状を形成できるような現像マージンを有し、密着性に優れたパターン状薄膜を容易に形成することができる感放射線性組成物、電子部品の層間絶縁膜およびマイクロレンズの提供。例文帳に追加

To provide a radiation-sensitive composition which has high radiation sensitivity and development margin to form a favorable pattern even when the process time exceeds the optimum developing time in a developing process, and with which a pattern thin film having excellent adhesiveness can be easily formed, and to provide an interlayer insulating film of electronic parts and microlens. - 特許庁

その後、熱処理したコンタクト孔表面及び前記層間絶縁膜上に第２のドープしたポリシリコン膜２８ａと第２のタングステンシリサイド膜２８ｂを順次形成し、第２のタングステンシリサイド膜と第２のドープしたポリシリコン膜をパターニングし、下部導電層パターンとコンタクトする上部導電層パターンを形成する。例文帳に追加

Thereafter, a second doped polysilicon film 28a and a second tungsten silicide film 28b are sequentially formed on the surface of a contact hole and the interlayer insulating film, and the second tungsten silicide film 28b and the second doped polysilicon film are patterned into an upper conductive layer pattern which comes into contact with the lower conductive layer pattern. - 特許庁

多層プリント配線板に内蔵される光導波路を形成する際、特に、機械加工等を用いて光路変換ミラーを形成する際に、基板や層間樹脂絶縁層にクラック等が発生することを防止することができ、また、光信号の接続信頼性に優れた多層プリント配線板を提供すること。例文帳に追加

To provide a multilayer printed circuit board, capable of preventing occurrences of cracks or the like in the board or an interlayer resin insulating layer, when an optical waveguide to be incorporated in the multilayer printed circuit board, or particularly, when an optical path conversion mirror is formed by using mechanical processing or the like and having superior connection reliability of light signals. - 特許庁

液晶表示装置１０は、ＴＦＴ基板１２のＴＦＴ１１が、島状に形成され且つ層間絶縁膜３６に形成されたコンタクトホール４０を介して画素電極３７に電気的に接続されたドレイン電極２１と、ドレイン電極２１の周りに配置されたソース電極２０と、を備える。例文帳に追加

In the liquid crystal display device 10, a TFT 11 of a TFT substrate 12 is provided with a drain electrode 21 formed in an island shape and electrically connected to a pixel electrode 37 via a contact hole 40 formed in an interlayer insulating film 36 and a source electrode 20 disposed on the periphery of the drain electrode 21. - 特許庁

層間絶縁膜や金属配線等の、半導体デバイスウエハの表面平坦化加工用研磨パッドとして用いられる研磨パッドにおいて、研磨性能の改善をはかるためのもので、研磨速度と面内の均一性のバランスが取れており、また研磨性能の経時変動の小さい溝付き研磨パッドを提供する。例文帳に追加

To provide a polishing pad with grooves to be used for polishing a semiconductor device wafer for an interlayer insulation film and metal wiring for flattening its surface, in which polishing performance can be improved, in which polishing speed and uniformity in the surface can be balanced, and in which aging fluctuation of polishing performance is small. - 特許庁

この高次シランから形成されるシリコン酸化膜（ＳｉＯ_2 ）は、ストレスが従来の酸化膜より格段に小さく殆ど反りのない性質をもち、埋め込み性が良く、トレンチ内での密度が半導体基板の平坦な主面上に形成された同じ材料の層間絶縁膜より小さく従って比誘電率が小さいという特性を有する。例文帳に追加

A silicon oxide film (SiO_2), made of the higher order silane, is far smaller in stress than a conventional oxide film, hardly causes warpage, has proper embedding ability, and is smaller in density of the trench than an interlayer insulation film which is formed on the flat principle surface of the semiconductor substrate, thereby achieving low relative permittivity. - 特許庁

配線層の金属の層間絶縁膜中への拡散を防止するバリア膜等として優れた特性を有する低誘電率のＳｉＣ膜を成膜することができるＳｉＣ系膜の成膜方法、及びその成膜方法により成膜されるＳｉＣ膜をバリア膜として用いた半導体装置の製造方法を提供する。例文帳に追加

To provide a method of depositing a SiC-based film of low dielectric constant having excellent characteristic as a barrier film or the like for preventing diffusion of metal of a wiring layer into an interlayer dielectric, and also to provide a manufacturing method of semiconductor device using the SiC deposited with the method as a barrier film. - 特許庁

熱可塑性樹脂フィルムと接着層により構成された２枚の絶縁基材の間に、各接着層を内側にして、その接着層間に複数本の導体を並列して挟み込んで熱融着してなるフラットケーブルにおいて、該フラットケーブルの最外側の熱可塑性樹脂フィルムの外側表面にポリイミドを主成分とする樹脂塗布層を積層せしめた。例文帳に追加

Of the flat cable made by aligning in parallel, pinching and heat-sealing a plurality of conductors between two sheets of insulation base materials each composed of a thermoplastic resin film and an adhesive layer with each adhesive layer laid inside, a resin coated layer mainly composed of polyimide is made laminated on an outside surface of the outermost thermoplastic resin film. - 特許庁

本半導体装置のＴＡＴ・ＤＲＡＭセル部４０は、拡散層取り出し電極２２が、第１の層間絶縁膜３８を貫通し、ＳｉＮキャップ層３６で停止する導電性サイドウォール４２を拡散層取り出し電極２２の周りに有することを除いて、従来のＴＡＴ・ＤＲＡＭセル部１０と同じ構成を備えている。例文帳に追加

The TAT DRAM cell portion 40 of the semiconductor device is equipped with the same structure as a conventional TAT DRAM cell portion 10, except that diffusion-layer extracting electrode 22 penetrates a first interlayer dielectric film 38 and has a conductive sidewall 42 stopped at a SiN cap layer 36 around the diffusion-layer extracting electrode 22. - 特許庁

不純物領域及び前記トランジスタのゲート電極を電気的に接続するための導電層、又は前記不純物領域及び前記トランジスタのドレイン領域を電気的に接続するための導電層が、前記パッドと電気的に接続されると共に、該不純物領域上に設けられた層間絶縁膜のコンタクトホールを介して該不純物領域と電気的に接続される。例文帳に追加

A conductive layer for electrically connecting the impurity region to a gate electrode of the transistor, or a conductive layer for electrically connecting the impurity region to a drain region of the transistor is electrically connected to the pad and is electrically connected to the impurity region via a contact hole of an interlayer insulation film provided on the impurity region. - 特許庁

層間絶縁膜９上に第１層目配線１６Ａを配置する工程において、先にタングステンと格子構造が近似し、且つ融点の低いモリブデン膜１６ａを薄く凹状に堆積し、次にタングステン膜１６ｂを凹を埋めて堆積し、表面を平坦化して再度モリブデン膜１６ａの順に積層する。例文帳に追加

In a process of forming a first layer wiring 16A on a layer insulation film 9, a molybdenum film 16a having a lattice structure approximating tungsten and a low melting point is deposited thinly and in concave form, a tungsten film 16b is deposited to embed the concave and planarize the surface, and then a molybdenum film 16a is re-laminated. - 特許庁

層間絶縁膜５２０上およびコンタクトホール５３０底部のシリコン含有表面５１２上にチタン膜を形成するチタン膜形成工程と，このチタン膜をすべて窒化し，単一の窒化チタン膜５５０を形成する窒化工程と，窒化チタン膜上にタングステン膜５６０を形成するタングステン膜形成工程とを有する。例文帳に追加

A film formation method includes a titanium film formation step of forming the titanium film on an interlayer insulation film 520 and a silicon-containing surface 512 on a bottom of a contact hole 530, a nitriding step of nitriding the entire titanium film to form the single titanium nitride film 550, and a tungsten film formation step of forming the tungsten film 560 on the titanium nitride film. - 特許庁

高い感放射線感度を有し、現像工程において最適現像時間を越えてもなお良好なパターン形状を形成できるような現像マージンを有し、密着性に優れたパターン状薄膜を容易に形成することができる、層間絶縁膜またはマイクロレンズの形成に好適な感放射線性組成物を提供すること。例文帳に追加

To provide a radiation-sensitive composition having high radiation sensitivity and such a development margin as to form a good pattern shape even by development for over an optimum developing time in a developing step, the composition easily forming a patterned thin film excellent in adhesion and being suitable for forming an interlayer dielectric or microlenses. - 特許庁

層間絶縁膜は、置換アセチレニル基を有すると共に三次元方向に重合可能な第１のモノマー、例えば置換アセチレニル基を有するアダマンタン誘導体と、置換シクロペンタノニル基を有すると共に二次元方向に重合可能な第２のモノマー、例えば置換シクロペンタノニル基を有する芳香族誘導体とが三次元的に重合した重合体よりなる。例文帳に追加

This interlayer insulating film comprises a polymer obtained by polymerizing three-dimensionally a first monomer which has a substituted acetylenyl group and can be polymerized three-dimensionally, an adamantane derivative having a substituted acetylenyl group for example, a second monomer which has a substituted cyclopentanonyl group and can be polymerized two-dimensionally, and an aromatic derivative having a substituted cyclopentanonyl group for example. - 特許庁

層間絶縁膜３４に、配線溝３８を形成する工程と、配線溝３８内に、Ｃｕを主材料とする配線層４４を形成する工程と、配線溝３８内に埋め込まれた配線層４４の表面に対して、窒素ガスと水とを同時に吹き付ける窒素二流体処理を行う工程とを有する。例文帳に追加

The method for manufacturing a semiconductor device is provided with a process for forming a wiring trench 38 in an interlayer insulating film 34, a process for forming the wiring layer 44 whose main material is Cu in the wiring trench 38, and a process for performing nitrogen two-phase flow treatment in which nitrogen gas and hotwater are sprayed simultaneously to the surface of the wiring layer 44 embedded in the wiring trench 38. - 特許庁

画素アレイ１の各画素１００に含まれる発光素子は、アノード電極と、層間絶縁膜を介してアノード電極の下に配された金属反射膜と、アノード電極の上に配された有機エレクトロルミネッセンス薄膜と、その上に配されたカソード電極とで構成されており、金属反射膜とカソード電極との間で光共振器を構成してＲＧＢ三色のいずれかの光を放射する。例文帳に追加

A light emitting element included in each pixel 100 of a pixel array 1 comprises an anode electrode, a metal reflection film arranged below the anode electrode across an interlayer insulating film, an organic electroluminescence thin film arranged above the anode electrode, and a cathode electrode arranged thereupon and an optical resonator is composed between the metal reflection film and cathode electrode to emit light of one of three primary colors R, G, and B. - 特許庁

焼結体４の研磨工程において、研磨材を含んだ研磨液のｐＨ値を４〜１１の範囲で制御して研磨を行う構成としたものであり、これにより、焼結体４を研磨した後、外部電極５、６を形成する際に内部電極２とセラミック層３との層間剥離やクラック等の発生を防止し、絶縁不良や外観不良を防止できる。例文帳に追加

In a polishing process of the sintering body 4, the pH value of polishing liquid containing a polishing material is controller to be within a range of 4 to 11 for polishing, thus preventing interlayer from peeling between the internal electrode 2 and the ceramic layer 3, generation of cracks or the like, and insulation and appearance failures, when the sintering body 4 is polished for forming external electrodes 5 and 6. - 特許庁

セミアディティブ法により上層導体回路が形成された層間絶縁層にバイアホールを形成するに際して複数のバイアホールを集合して形成することにより、複数のバイアホールの内いくつかに接続不良が発生した場合においても、配線板全体として下層導体回路と上層導体回路との接続信頼性を確実に保持することが可能な多層プリント配線板を提供する。例文帳に追加

To secure connection reliability between a lower-layer conductor circuit and an upper-layer conductor circuit as a whole in a multilayered wiring board, even when connection defects occur in some of a plurality of via holes by collectively forming the via holes at formation of via holes through the interlayer insulating layer, on which the upper-layer conductor circuit is formed by a semi-aditive method. - 特許庁

ＳｉＯＦ膜２６、２９を含む層間絶縁膜をドライエッチングして形成した配線溝３２の内部にダマシン法でＣｕ配線３３を埋め込む際、上記ドライエッチングのエッチングストッパ層を構成する窒化シリコン膜２８とＳｉＯＦ膜２６との間に酸窒化シリコン膜２７を介在させ、ＳｉＯＦ膜２６中で発生した遊離のＦを酸窒化シリコン膜２７でトラップする。例文帳に追加

When Cu wiring 33 is embedded, by the damascene process, in the wiring trench 32 formed by dry-etching the interlayer dielectric containing the SiOF films 26, 29, an oxynitrided silicon film 27 is interposed between a silicon nitride film 28 constituting the etching stopper layer of the dry etching and the SiOF film 26, thereby trapping free F generated in the SiOF film 26 with the oxynitrided silicon film 27. - 特許庁

更に、データ線より上層側に配置されており、画素電位側電極、誘電体膜及び固定電位側電極が下層側から順に積層されてなる蓄積容量と、画素毎に配置されており、画素電位側電極及び薄膜トランジスタに電気的に接続された画素電極と、誘電体膜の上層側に積層された層間絶縁膜とを備える。例文帳に追加

Further, the electrooptical device has storage capacitors which are arranged above the data lines and each constituted by laminating a pixel-potential-side electrode, a dielectric film, and a fixed-potential-side electrode in order from below, pixel electrodes which are arranged by pixels and electrically connected to the pixel-potential-side electrodes and thin film transistors, and an inter-layer insulating film laminated above the dielectric films. - 特許庁