「強誘電体メモリ」に関連した英語例文の一覧と使い方(27ページ目) - Weblio英語例文検索

本発明よる強誘電体メモリ装置は、第１方向に沿って伸長する複数の並列ワードライン、第１方向を横切る第２方向に沿って伸長する複数の並列ビットライン、そして、第１方向に沿って伸長する複数の並列プレートラインを含む。例文帳に追加

This ferroelectric memory device comprises a plurality of parallel word lines extending in the first direction, a plurality of parallel bit lines extending in the second direction intersecting the first direction and a plurality of parallel plate lines extending in the first direction. - 特許庁

本発明の強誘電体ランダムアクセスメモリ装置によると、パルス発生回路はアドレスの遷移に応答してパルス信号を発生し、チップイネーブルバッファ回路は前記パルス信号の第１遷移に応答してチップイネーブルフラグ信号を活性化させる。例文帳に追加

In the ferroelectric random access memory device, a pulse generator circuit generates a pulse signal in response to the transition of an address and a chip enable buffer circuit activates a chip enable flag in response to a first transition of the pulse signal. - 特許庁

本発明は、体積ホログラフィックメモリの記録光の変調に使われる空間光変調器の高速反応性・分解能を向上することで、書込み速度および書込み可能な容量を向上するもので、強誘電性液晶を用いた空間光変調器を備えたものである。例文帳に追加

Writing speed and writable capacity are increased by enhancing the high-speed reactivity/resolving power of a spatial optical modulator used in modulation of recording light for a volume holographic memory and a spatial optical modulator using a ferroelectric liquid crystal is provided. - 特許庁

第１のドライエッチングにより耐エッチングマスクＴｉＮ膜４２ａ上に付着した析出物を除去する第２のドライエッチング工程を経て、第３のドライエッチング工程で耐エッチングマスクＴｉＮ膜４２ａを除去して、強誘電体メモリ素子を形成する。例文帳に追加

A ferroelectric memory element is formed by removing the etching resistant mask TiN film 42a in a third dry etching process after a second dry etching process for removing deposit sticking on the etching resistant mask TiN film 42a by the first dry etching. - 特許庁

ビットライン間のクロストークキャパシタンスの比率を減らして干渉を減少させ、また、工程課程から発生するメインビットライン間のパーティクル問題を減らして歩留まりを増加させることができる不揮発性強誘電体メモリの配線を提供する。例文帳に追加

To provide a wiring of a nonvolatile ferroelectric memory improved in yield by reducing the ratio of cross-talk capacitance between bit-lines to diminish the interference and by solving the particle problem between main bit-lines arises from the process. - 特許庁

カード化工程の前段階にて、必要最低限のプログラム制御情報以外のデータに関しては、電圧を一定間隔で下げつつデータを反転させながら書き込むことを繰り返すクールダウン処理を行うことで、強誘電体メモリのインプリントの影響を防止することができる。例文帳に追加

In a previous step of the carding process, cool down processing, in which writing carried out while reversing data is repeated while a voltage is lowered at fixed intervals, is performed on data excepting minimum necessary program control information, and influence of imprint can be prevented in the ferroelectric memory. - 特許庁

このような本発明は、モードリセットに関するレジスタを不揮発性強誘電体キャパシタで具現することにより、不揮発性キャパシタメモリに適用時ＳＤＲ（Single Data Rate）ＳＤＲＡＭ（Synchronous Dynamic Random Access Memory）又はＤＤＲ（Double Data Rate）ＳＤＲＡＭと同一の機能を具現することができるようにする。例文帳に追加

By attaining a register about mode reset by a nonvolatile ferroelectric capacitor, the same function as SDR (signal Data Rate), SDRAM (Synchronous Dynamic Random Access Memory), or DDR (Double Data Rate) can be attained at the time of applying it to the nonvolatile capacitor memory. - 特許庁

本発明は、強誘電体メモリ素子（ＦｅＲＡＭ）のキャパシタ製造工程中、貯蔵電極と絶縁膜との段差が発生しないと共に、貯蔵電極物質のＰｔ層にスクラッチが発生しないよう貯蔵電極を分離することができる方法を提供する。例文帳に追加

To provide a method which can separate a storing electrode not to generate scratch in a Pt layer of a storing electrode substance and does not generate a level difference between the storing electrode and an insulating film in a capacitor manufacturing process of a ferroelectric memory element (FeRAM). - 特許庁

セルトランジスタの抵抗値が不均一であっても、セルトランジスタの特性に応じてセルトランジスタの抵抗値が一定になるようにワード線電位を調整して、最適なワード線電圧を供給する機能を有する強誘電体メモリを提供する。例文帳に追加

To provide a ferroelectric memory that has a function to supply an optimal word line voltage even if cell transistor resistances are not equal by adjusting the word line potentials depending on characteristics of cell transistors to make their resistances equal. - 特許庁

強誘電体メモリを搭載したＩＣカードの高温処理を伴うカード化工程において、カード化工程前に書き込んだデータと逆のデータを書き込むことが困難になるインプリント現象やリテンション特性に伴うデータの消失が発生する。例文帳に追加

To prevent an imprint phenomenon, which makes writing of data opposite to those written before carding process difficult, and a loss of data accompanying a retention characteristic in the carding process accompanied with high temperature treatment of an IC card carrying a ferroelectric memory. - 特許庁

この電位Ｖａｖｅは，強誘電体キャパシタの製造プロセスや材料に依存せず一定であり，選択メモリセル領域のビット線の電位を高精度に検出するためにセンスアンプＳＡｎ−１，ＳＡｎに与えられる参照電位として最適である。例文帳に追加

As this potential Vave is constant without depending on manufacturing process and materials of a ferroelectric capacitor and a potential of a bit line of a selection memory cell region is detected highly accurately, this potential is optimum as a reference potential given to sense amplifiers San-1, San. - 特許庁

ビットラインと活性領域とが分離された構造より集積度をさらに向上させることのできる、空乏形トランジスタからなるビットライン構造を有する強誘電体メモリセル及びそれを用いたＦｅＲＡＭ素子を提供する。例文帳に追加

To provide a ferroelectrics memory cell and an FeRAM element using the same which can improve further its integration density by the structure of its bit-line separated from its active region and has its bit-line structure comprising a depletion type transistor. - 特許庁

強誘電体キャパシタを有するメモリセルＭＣ０００と、電源電圧駆動のワード線制御回路ＷＤ００と、電源電圧から昇圧電圧に電圧レベルを変換する電圧レベル変換回路ＬＳ００と、セルプレート線駆動回路ＣＰＤ００とを備える。例文帳に追加

The ferroelectric memory device is provided with a memory cell MC000 having a ferroelectric capacitor, a word line control circuit WD00 of power supply voltage drive, a voltage level conversion circuit LS00 which converts the voltage level into a boosted voltage from the power supply voltage and a cell plate line driving circuit CPD00. - 特許庁

各々独立した複数のプレート線Ｐ１０１〜Ｐ１０４と共通ノード電極Ｅ１０１との間に接続された複数の強誘電体キャパシタＣ１０１〜Ｃ１０４を有するメモリユニット１０６とビット線Ｂ１０１との間に増幅回路ユニット１１０を接続する。例文帳に追加

An amplifier circuit unit 110 is connected between a bit line B101 and a memory unit 106 having a plurality of ferroelectric capacitors C101-C104 connected across a plurality of independent plate lines P101-P104 each and a common node electrode E101. - 特許庁

一つのセルにマルチビットデータを格納して、セルレイアウト面積を減らして、チップの価格競争力を確保することができる不揮発性強誘電体メモリ装置及びそれを用いたマルチビットデータの書込み及び読出し方法を提供する。例文帳に追加

To provide a nonvolatile ferroelectric memory device in which multi- bit data is stored in one cell, cell layout area is reduced, and of which price competitiveness of a chip can be secured, and method for writing and reading multi-bit data using the device. - 特許庁

したがって、不揮発性メモリとして集積度を高める際には強誘電体薄膜も小さな形状に裁断されることとなり、その結果、充分な特性や信頼性が得られず、微細化、高集積化には限界が生ずるという課題があった。例文帳に追加

A memory cell group in a ferroelectric memory employs a polarization transfer device structure having a configuration in which the ferroelectric thin films are sandwiched by a plurality of electrodes and the ferroelectric thin films are continuously unified to transfer a polarization signal in the ferroelectric thin films. - 特許庁

その結果、水素シンター処理の際に拡散バリア３２で防止できなかった水素がＳＢＴ中の酸素と結合して酸素空格子が形成されても、上記正孔によって酸素空格子による電子が中和されて本強誘電体メモリ素子のリーク電流が極めて小さくなる。例文帳に追加

As a result, even if hydrogen which could not be prevented with a diffusion barrier 32, when the ferroelectric memory element is subjected to hydrogen sintering processing bonds with oxygen contained in the SBT thin film to form oxygen vacancies, electrons generated from the oxygen vacancies are so neutralized by the holes as to very much reduce the leakage current of the ferroelectric memory element. - 特許庁

１つの装置にて、２つ以上の工程を連続して行うことにより、デバイスを従来より短時間で、しかも効率的かつ低コストにて製造することが可能な強誘電体メモリ等のデバイスの製造方法及び製造装置を提供する。例文帳に追加

To provide a method for manufacturing and a manufacturing apparatus for a device for ferroelectric memory or the like that efficiently manufacture the device at low cost in a shorter time than before by performing two or more steps successively in a device. - 特許庁

電源供給電圧が変動しても安定的な動作を行い且つ、昇圧発生のためのレイアウト面積を小さくすることでチップコストを減らせるようにした不揮発性強誘電体メモリ装置の昇圧発生回路及びその発生方法を提供する。例文帳に追加

To provide a boost voltage generating circuit for a non-volatile ferroelectric memory device in which stable operation is performed even if power source supply voltage is varied and a chip cost can be reduced by reducing a layout area for boost voltage generation and its generating method. - 特許庁

セルアレイ部を二つに分割してその中から任意のセルを選択できるようにした不揮発性強誘電体メモリ素子のレイアウトを効率的にし、かつチップのサイズを最小化し、素子の駆動能力を極大化できる駆動回路を提供する。例文帳に追加

To provide a driving circuit capable of making it efficient to layout nonvolatile ferro-electric memory elements wherein a cell array part is divided into two and any cell is made selectable, minimizing the chip in size, and maximizing the elements in the driving performance. - 特許庁

この結果、２層構造であるので、平面的な集積度を維持し、かつ製造工程上のバラツキや動作時の環境変動も正反のデータによる差動方式のなかでキャンセルされるようになり、低コスト、大容量、製造容易性、安定した特性を兼ね備えた強誘電体メモリが具現化した。例文帳に追加

Thereby, a ferroelectric memory is achieved which has low cost, large capacity, ease of manufacture, and stable characteristics. - 特許庁

強誘電体キャパシタを用いたメモリセル構成において、情報の書き込み電圧を低くできると共に情報の保持時間を長くでき、かつ選択していないセルには書き込み電圧の影響が及ばないようにして信頼性の向上をはかる。例文帳に追加

To improve reliability by making write-in voltage of information lower, making a holding time of information longer, and affecting no influence of write-in voltage to a cell being not yet selected. - 特許庁

したがって、不揮発性メモリとして集積度を高める際には強誘電体薄膜も小さな形状に裁断されることとなり、その結果、充分な特性や信頼性が得られず、微細化、高集積化には限界が生ずるという課題があった。例文帳に追加

This device has a configuration combining a polarization transfer section in which ferroelectric thin films are sandwiched by a plurality of electrodes to transfer a polarization signal in the ferroelectric thin films, and a polarization detecting section consisting of a field effect transistor having ferroelectric thin films in a gate section, and continuously unifying the ferroelectric thin films. - 特許庁

情報蓄積手段１７として、強誘電体からなる不揮発性メモリであるFeRAMが用いられ、情報入手手段１５、判断手段１６、情報蓄積手段１７、情報伝達手段１８はエネルギー変換手段１４で得た電力により起動する。例文帳に追加

A non-volatile memory, namely FeRAM, that is made of a ferroelectric, is used as the information accumulation means 17, and the information acquisition means 15, decision means 16, information accumulation means 17, and information transmission means 18 are started by power obtained by the energy conversion means 14. - 特許庁

したがって、不揮発性メモリとして集積度を高める際には強誘電体薄膜も小さな形状に裁断されることとなり、その結果、充分な特性や信頼性が得られず、微細化、高集積化には限界が生ずるという課題があった。例文帳に追加

A memory cell group in a ferroelectric memory employs a polarization transfer device having a configuration in which ferroelectric thin films are continuously unified and are sandwiched by a plurality of electrodes to transfer a polarization signal in the ferroelectric thin films, and a polarization transfer direction selecting device for selecting a transfer direction. - 特許庁

強誘電体メモリ４０では、セレクトトランジスタ部にはビット線コンタクトＢＬＣ１としてのビア１０を介してビット線ＢＬに接続され、ソース／ドレイン領域２上に形成されるビア６に接続されるジャンパー配線ＣＤ１１としてのキャパシタ電極膜７が設けられる。例文帳に追加

In a select transistor section of a ferroelectric memory 40, a capacitor electrode film 7 is connected to a bit line BL via a via 10 as a bit line contact BLC1, and is provided as jumper wiring CD11 connected to a via 6 formed on a source/drain region 2. - 特許庁

したがって、不揮発性メモリとして集積度を高める際には強誘電体薄膜も小さな形状に裁断されることとなり、その結果、充分な特性や信頼性が得られず、微細化、高集積化には限界が生ずるという課題があった。例文帳に追加

This array has a configuration integrating a polarization transfer device in which ferroelectric thin films are sandwiched by a plurality of electrodes to transfer a polarization signal in the ferroelectric thin films, and continuously unifying the ferroelectric thin films. - 特許庁

本発明は、従来技術の問題点を解消し、強誘電体を有する電界効果トランジスタ型の記憶素子をデバイス応用するために、十分なメモリーウィンドウ幅が長期間かつ高温で安定に保持される当該記憶素子の技術と構造を提供することを課題とする。例文帳に追加

To provide a technique for and the structure of a field-effect transistor memory element capable of stably maintaining a sufficient memory window width for a long period of time under high temperature to solve a problem which a conventional technique faces and to apply the field-effect transistor memory element having a ferroelectric to a device. - 特許庁

電源投入時、電源遮断時またはデータの読み書き時のいずれかの時に発生する不測の不安定電源電圧からメモリセル内の保持データを保護する機能と、データの読み書き時の消費電力を低減する機能とを備えた強誘電体装置を提供すること。例文帳に追加

To provide a ferroelectric device provided with a function of protecting stored data in a memory cell from an unexpected unstable power source voltage that occurs at any of times when the power is supplied, when the power is disconnected and when data are read or written and with a function of reducing power consumption when the data are read or written. - 特許庁

強誘電体メモリ装置は、センスアンプ１４０Ａに接続されるビット線ＢＬ１１〜１ｎ，ＢＬ２１〜２ｎ、並びにセンスアンプ１４０Ｂに接続されるビット線ＢＬ３１〜３ｎ，ＢＬ４１〜４ｎが、それぞれ互いに略反対方向に延びている。例文帳に追加

The ferroelectric memory device has bit lines BL11 to 1n and BL21 to 2n connected to a sense amp 140A together with bit lines BL31 to 3n, and BL41 to 4n connected to a sense amp 140B in an approximately opposite direction. - 特許庁

また、反対レベル電位のパルス（ＮＰ）の印加は、書込データが、選択されたメモリユニット内で直前にアクセスされた強誘電体キャパシタへの書込データと同一であった場合のみに行うことで、反対レベル電位のパルスがディスターブ電圧として作用してしまわないようにする。例文帳に追加

In addition, the pulse (NP) of the opposite level potential is applied only when write data are equal to write data to a ferroelectric capacitor accessed just before in a selected memory unit to thereby prevent the pulse of the opposite level potential from acting as a disturbance voltage. - 特許庁

強誘電体キャパシタＣとセルトランジスタＴを並列接続してなるメモリセルＭＣを端子Ｎ１，Ｎ２の間に複数個直列接続して構成されたセルブロックＭＣＢ０，ＭＣＢ１が対をなすビット線ＢＢＬ，ＢＬに沿って形成される。例文帳に追加

Cell blocks MCB0, MCB1 constituted by connecting in series plural memory cells MC in which a ferroelectric capacitor C and a cell transistor T are connected in parallel between terminals N1 and N2 is formed along a pair of bit lines BBL, BL. - 特許庁

本発明は非揮発性プログラマブルロジック回路に関し、特に強誘電体メモリを利用してデータの格納や演算を行うことにより、別途の外部記憶装置が不要であり、回路の面積が縮小できるようにする技術を開示する。例文帳に追加

To disclose a technique for reducing the area of a circuit and eliminating an additional external memory by storing and operating data by utilizing a ferroelectric memory, in particular, related to a nonvolatile programmable logic circuit. - 特許庁

この強誘電体メモリ装置は、ＮＭＯＳトランジスタ５４(スイッチ手段)で、プレート線３５とビット線バー２８とを接続することによって、センスアンプ３０によって増幅されたビット線バー２８の電圧をプレート線３５に転送することができる。例文帳に追加

This ferroelectric memory device can transfer the voltage of a bit line bar 28 amplified by a sense amplifier 30 to a plate line 35 by connecting a plate line 35 and the bit line bar 28 with a NMOS transistor 54 (switch means). - 特許庁

本発明はマルチビット制御機能を有する不揮発性強誘電体メモリ装置に関し、特に複数のセルを同時に選択してリード／ライト動作を行うことによりチップの動作速度を向上させることができるようにする技術を開示する。例文帳に追加

To provide a technique in which operating speeds of chips are improved by especially selecting a plurality of cells simultaneously to conduct read/write operations in a nonvolatile ferroelectric substance memory device having a mutibit control function. - 特許庁

プレートラインセグメントがフローティング状態になることを防止して信頼性を向上させることができるとともに、感知マージンを向上させることができる不揮発性強誘電体ランダムアクセスメモリ装置およびプレートライン駆動方法を提供すること。例文帳に追加

To improve reliability by preventing that a plate line segment is made a floating state and to improve sensing margin. - 特許庁

データの読み出し及び書込みを別々のデータバスを利用せず、読み出し及び書き込み時に共用できるようにして、増幅の安定性が向上するようにした不揮発性強誘電体メモリ装置のセンシングアンプを提供する。例文帳に追加

To improve the stability of amplification by properly adjusting a control signal to be applied to each amplifying stage, not separately forming data bus for reading and that for writing from each other, but carrying out reading and writing by using a single data bus. - 特許庁

また、ＴＣ並列ユニット直列接続型強誘電体メモリのブロックセレクター部の、通過ワード線３６を挟む素子領域の接続をキャパシタの下部電極配線にて行い、その上を階層ワード線が通過できるようにすることで、高集積化を達成する。例文帳に追加

An element region for holding a passing word line 36 of a block selector of the TC parallel unit serially connected type ferroelectric memory is connected by a lower electrode wiring of the capacitor, a hierarchical word line can pass thereon, and hence high integration is realized. - 特許庁

本発明は、システム電源の変化による不揮発性強誘電体メモリセルの動作開始時点及び動作停止時点をチップ活性化信号に同期することで、低電圧の場合にはメモリセルが動作しないようにし、正常電圧の場合にはチップ活性化電圧領域と非活性化電圧領域とをはっきりと区分することで臨界電圧領域におけるメモリセルの動作を安定的に保障できることを提供する。例文帳に追加

To prevent a memory cell from operating in the case of a low voltage by synchronizing the operation start time and the operation stop time of a nonvolatile ferroelectric memory cell due to a change in system power with a chip activation signal and to stably secure the operation of the memory cell in a critical voltage area by clearly dividing the chip activation voltage area and the deactivation voltage area in the case of normal voltage. - 特許庁

本発明のＤＣマグネトロン反応性スパッタリングプロセスによって製造された平滑電極（４１２、４２２）の表面は、電子メモリ（６００、７００、８００）に使用される強誘電体薄膜キャパシタ（４００、５００）において、エージングするにつれ、比較的強力な分極、より小さい疲労およびより小さいインプリントを、可能にする。例文帳に追加

The surfaces of the smooth electrodes (412, 422) manufactured by the DC magnetron reactive sputtering process enables relatively strong polarization and less fatigue and less imprint with aging, in ferroelectric thin-film capacitors (400, 500) used for electronic memories (600, 700, 800). - 特許庁

半導体記憶装置のキャパシタの構成要素として、強誘電体等の容量絶縁膜を液状材料の塗布により形成する製造方法において、ＣＭＰによる下部電極へのスクラッチ防止と、容量絶縁膜膜厚のメモリセルアレイ内、下部電極内での均一性を実現し、キャパシタ特性を向上させる。例文帳に追加

To enhance the capacitor characteristics by preventing scratch of a lower electrode due to CMP, and ensuring uniformity of the thickness of a capacity insulating film in the memory cell array and in the lower electrode, in the manufacturing method of a semiconductor memory device in which the capacity insulating film of ferroelectric, or the like, is formed as a component of a capacitor by application of a liquid material. - 特許庁

半導体集積回路における各回線区間の異なる電圧を補正する簡単な回路構造、特に、強誘電体ＲＡＭメモリの高レベルのビット線電圧と高レベルのプレート線電圧との差異を補正する回路構造であって、異なる電圧（特に書込み電圧および読出し電圧）が標準動作で補正され、しかもテストモードで互いに独立して判定させることができるものを提供すること。例文帳に追加

To provide a simple circuit structure which corrects different voltages between respective line sections in a semiconductor integrated circuit, especially a circuit structure which corrects difference between the bit line voltage of a high level and the plate line voltage of a high level of a ferroelectric RAM memory and in which the different voltages (write voltage and read voltage in particular) are corrected with a standard operation and can mutually independently be decided in a test mode. - 特許庁

強誘電体メモリに関し、メモリセルからビット線に記憶データが読み出された場合におけるビット線の電位の基準電位に対するマージンを試験し、初期良品からの信頼性の低い製品の除去を可能とし、出荷する製品の信頼性の向上を図ると共に、初期不良品については、その不良がマージン不良を原因とするものなのか、あるいは、製造プロセスの欠陥によるものなのかの識別を容易にし、不良解析の効率化を図る。例文帳に追加

To enable to eliminate products having lower reliability out of initial good products by testing margin for a reference potential of a bit line in the case that storage data is read out from a memory cell in a ferroelectric memory, improving reliability of products shipped, and to perform efficiently analysis of defect by making easy to discriminate whether defect of an initial defective product is caused by margin defect or by defect of a manufacturing process. - 特許庁

このような本発明は、入出力されるデータのバイトを選択的に活性化させワーイドバイトを有するＳＲＡＭ（Static Random Access Memory）、及び固定された入出力バイトを有するフラッシュメモリとの互換性を維持することができ、不揮発性強誘電体レジスタを利用してソフトウェア的な方法でプログラムを変更することができるようにする。例文帳に追加

The technique maintains compatibility with a static random access memory (SRAM) having a wide byte and a flash memory having a fixed input output byte by selectively activating the byte of data being inputted and outputted and changes a program using the nonvolatile ferroelectric register in a software type method. - 特許庁

電子部品情報を記録する不揮発性強誘電体メモリを電子部品パッケージに設け、対応する記憶情報読み書き（Ｒ／Ｗ）部により、非接触で電子部品パッケージから所定の情報を読み出し或いは記録することで、部品の管理をしやすくする記憶機能付き電子部品パッケージにある。例文帳に追加

The electronic component package with a storage function facilitates management of components by: providing, for the electronic component package, a nonvolatile ferroelectric memory for recording electronic component information therein; and reading or recording predetermined information from/to the electronic component package without contacting it by a corresponding storage information reading/writing (R/W) part. - 特許庁