「状態ビット」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

そのビットはメモリ・ブロックの借り状態を表す。例文帳に追加

The bit denotes a borrow status for the memory block. - 特許庁

入力される符号ビットに対し，取りうる状態ビットに対応して，その状態ビットのパスメトリックに応じて最尤の遷移元状態ビットを選択して，サバイバルパスメモリ内に記憶する。例文帳に追加

Corresponding to a variable state bit for an input encoding bit, a maximum likelihood transition source state bit is selected depending on a path metric of the state bit to be stored in a survival memory. - 特許庁

二つの汎用制御ビットには書込みが可能で,二つの状態ビットは読取りが可能である例文帳に追加

Two general purpose control bits can be written, and two status bits can be read  - コンピューター用語辞典

このツリー構造の各ノードに対する状態ビットを保持するためのビットマップが形成される。例文帳に追加

A bitmap is provided for holding state bits for each of the nodes in the tree structure. - 特許庁

ビットラッチは対応するビット線に結合され、第１と第２の状態を有する。例文帳に追加

The bit latch is coupled to a corresponding bit line, and has first and second states. - 特許庁

各スタックと待ち行列の状態は、複数ビットレジスタ中のビットに反映される。例文帳に追加

Statuses of the respective stack and queue are reflected in the bits in the multi-bit registers. - 特許庁

各スタックと待ち行列の状態は、複数ビットレジスタ中のビットに反映される。例文帳に追加

Statuses of each stack and a queue are reflected in the bits in the multi-bit registers. - 特許庁

ビット線対（Ｂ１，／Ｂ１−Ｂ４，／Ｂ４）により、選択メモリセルが接続するビット線に隣接するビット線をプリチャージ状態に維持し、かつ各ビット線対の間には別のビット線のビット線を配置する。例文帳に追加

A bit line being adjacent to a bit line to which a selection memory cell is connected is kept in a pre-charge state by pairs of bit lines (B1, /B1-B4, /B4), also, other bit lines are arranged between each pair of bit line. - 特許庁

前記３２ビットワードの配列状態は、前記グループ化ワードのポインタアドレスの２ビットの最下位有効ビット（ＬＳＢ）によって決定できる。例文帳に追加

The array state of the 32-bit words is determined by the two least significant bits(LSBs) of the pointer address for the grouped words. - 特許庁

よって，トレースバック処理ではその遷移元状態ビットの最上位ビットの抽出を繰り返すだけで復号ビットを出力することができる。例文帳に追加

Accordingly, in trace back processing, only by repeatedly extracting a most significant bit of the transition source state bit, a decoding bit can be outputted. - 特許庁

方法（２００）は、１及び０のビット状態を含む複数のビットを含む変調ビットストリームを受け取るステップ（２０２）を含んでいる。例文帳に追加

The method (200) comprises a step (202) of receiving a modulated bit stream including a plurality of bits including bit states of 1 and 0. - 特許庁

平均ビットレートＢsmax以上のビットストリームである区間Ｃは、結合の際、再符号化され、ビットレートが下げられた状態で、結合される。例文帳に追加

A section C which is a bit stream equal to or more than the average bit rate Bsmax is reencoded upon combining, and is combined with a bit rate being lowered. - 特許庁

この１６ビットから１ビットづつ読み込んで、音響フレームの所定周波数の状態をビット値に応じて変更する。例文帳に追加

One bit each is read from the sixteen bits and a state of a predetermined frequency of a sound frame is changed according to a bit value. - 特許庁

第１および第２のビット線群のそれぞれから１つのビット線が並行して選択され、該選択ビット線に隣接する非選択状態のビット線が基準電位にクランプされるとともに、残りの非選択状態のビット線の少なくとも一つがフローティング状態とされる。例文帳に追加

One bit line is selected in parallel from each of the first and the second bit line groups, a bit line of a non-selection state adjacent to the selected bit line is clamped to a reference potential, while at least one of bit lines of a residual non-selection state is made a floating state. - 特許庁

初期ビットフローを提供するノイズ源を正規化する方法及び回路は、出力ビットの状態を、同じ長さのワードにより検査される初期フローのビットの対応する状態に条件づけ、同じ状態のビットのワードが発生すると、現在の出力ビットの状態を少なくとも１先行出力ビットの状態に条件づける。例文帳に追加

A method and a circuit for normalizing a noise source providing an initial bit flow conditions the state of an output bit to the respective states of the bits of the initial flow examined by words of identical lengths and further conditions the state of a current output bit to the state of at least one previous output bit upon occurrence of a word of bits of identical states. - 特許庁

(0x7)でマスクして得られる下位 3 ビットが現在のフラグの状態を示し、(0x70)でマスクして得られる次の 3 ビットがデフォルトのフラグの状態を示す。例文帳に追加

The low order three bits (mask 0x7) get the current flag state, and the low order bits of the next nibble (mask 0x70) get the default flag state. (Since 1.1.54.)  - JM

(0x7)でマスクして得られる下位 3 ビットがフラグの状態で、(0x70)でマスクして得られる次の 3 ビットがデフォルトのフラグの状態である。例文帳に追加

The low order three bits (mask 0x7) have the flag state, and the low order bits of the next nibble (mask 0x70) have the default flag state. (Since 1.1.54.)  - JM

各画素の描画値を表すビットに対し、このビットの描画処理の確定状態を示すビットを加え、これら２ビットによって描画処理状態をバンド情報として記述する。例文帳に追加

A bit for indicating a determination condition for a bit for expressing a drawing value of each picture element is added to the bit for expressing the drawing value of the each picture element, and a drawing processing condition is described as band information by the two bits. - 特許庁

非接触型多ビット量子状態制御方法及び量子状態制御装置例文帳に追加

NON-CONTACT MULTI-BIT QUANTUM STATE CONTROL METHOD AND QUANTUM STATE CONTROLLER - 特許庁

通常、これは 4096 (ビット) になり、エントロピー・プールが満杯の状態である。例文帳に追加

Normally, this will be 4096 (bits), a full entropy pool.  - JM

低位側の 8 ビットが 18 以上だと、拡張状態データ (extended sense data)が用いられる。例文帳に追加

If the lowest eight bits are >= 18, bits from the extended sense data are used.  - JM

ワード線１２０を接地した状態でビット線を電源電位とする。例文帳に追加

The bit lines are set at power-supply potential under the state, in which the word lines 120 are grounded. - 特許庁

岩石強度及びビット摩耗状態のリアルタイム評価方法例文帳に追加

METHOD FOR EVALUATING ROCK STRENGTH AND ABRASION STATE OF BIT IN REAL TIME - 特許庁

SearchStatusのビットは、各探索ユニットの現在の状態を指名している。例文帳に追加

The bits in SearchStatus describe the current search state of a specific search unit.  - Electronic Frontier Foundation『DESのクラック：暗号研究と盗聴政策、チップ設計の秘密』

ビット予測計算手段６〜１１は、入力データの第１ビットに続く第２ビット乃至第ｎ（ｎ＞２）ビット目までの各ビットに対応する符号状態値を符号列に基づいて計算する。例文帳に追加

Bit prediction calculation means 6-11 calculate the code state value, corresponding to each bit from a 2nd bit to an n-th (n>2) bit in succession to the 1st bit of the input data, on the basis of the code stream. - 特許庁

メモリ素子アレイを構成する複数のビット線から記憶内容を読み出すべきメモリ素子に対応するビット線を選択状態するビット線選択手段と、このビット線選択手段が選択したビット線に隣接するビット線を選択的に接地するビット線接地手段とを備えた。例文帳に追加

This device is provided with a bit line selecting means making bit lines corresponding to a memory element reading out stored contents from plural bit lines constituting a memory element array a selection state and a bit line grounding means grounding selectively a bit line being adjacent to a bit line selected by this bit line selecting means. - 特許庁

上記署名の対象となるビットごとに、そのビットの値に応じて、上記量子状態と同一の量子状態、又は、上記量子状態と直交する量子状態を生成して、検証者装置に文書と共に送信する。例文帳に追加

For every bit to be signed, according to the value of the bit, the same quantum state as the above quantum state, or a quantum state orthogonal to the above quantum state is generated so as to be transmitted to a verifier device with a document. - 特許庁

前記３つの安定状態は、前記２ビットのうちの１つが第１論理状態の場合、残りの２ビットは第２論理状態であるような状態である。例文帳に追加

The three stables states are those states where one of the three bits is at a first logical state while the remaining two bits are at a second logical state. - 特許庁

ビットマップデータは、背景用ビットマップデータ１００、関係線があるビットマップデータ１０１、状態線のあるビットマップデータ１０２、各種マーク類のビットマップデータ１０３、遅延時間を示すビットマップデータ１０５がある。例文帳に追加

Bit map data is bit map data 100 for background, bit map data 101 having a relating line, bit map data 102 having a status line, bit map data 103 of various marks, and bit map data 105 indicating a delay time. - 特許庁

データ提供装置１０において、第１,第２キュービット列の組を複数生成し、第１キュービット列を各要素データの重ね合わせ状態とし、第２キュービット列を対応する各属性データの重ね合わせ状態とする。例文帳に追加

A data providing apparatus 10 generates a plurality of sets of first and second qubit strings, superposes element data in the first qubit strings, and superposes corresponding attribute data in the second qubit strings. - 特許庁

ビットマップ記録ステップは、記録区画毎の記録状態を１ビットデータで表し、ユーザデータ領域全域の記録状態を示すビットマップを制御情報記録領域に記録する。例文帳に追加

In the bit map recording step, a recording state for recording section is expressed by one bit data, and a bit map showing the recording state of whole user data area is recorded in the control information recording area. - 特許庁

セルは読み取られて、例えば、最尤復号化により、又は読み取り状態値を複数のソフトビットに写像し、次に、ソフトビットを復号化することにより、複数の出力ビットに変換される読み取り状態値を提供する。例文帳に追加

The cell(s) is/are read to provide a read state value that is transformed into a plurality of output bits, for example by maximum likelihood decoding or by mapping the read state value into a plurality of soft bits and then decoding the soft bits. - 特許庁

８ビット用状態判定回路１２は、供給される８ビット符号について符号終点の３状態の何れかを表す２ビット符号Ｘ'Ｙ'を生成して９／１０符号化回路１１に供給する。例文帳に追加

The state determination circuit 12 for the 8 bits generates a 2-bit code X'Y' indicating any of the 3 states of the code termination point regarding the fed 8-bit code, and feeds it to the 9/10 encoding circuit 11. - 特許庁

この状態で、量子ビットＱ_1，Ｑ_4に和周波数ω_Q1＋ω_Q4または差周波数｜ω_Q1−ω_Q4｜のマイクロ波パルスを照射することによって、量子ビットＱ_1と量子ビットＱ_4の量子もつれ状態を作ることができる。例文帳に追加

By irradiating the quantum bits Q_1 and Q_4 with a microwave pulse having the sum frequency ω_Q1+ω_Q4 or the difference frequency |ω_Q1-ω_Q4|, the quantum entanglement state of the quantum bits Q_1 and Q_4 can be created. - 特許庁

圧縮状態ビットキャッシュは、メモリの潜在的な圧縮ブロックにアクセスするのにどれほど多くのビットが必要かを決定するのに使用される圧縮状態ビットのオンチップ利用を与える。例文帳に追加

A compression status bit cache provides on-chip availability of compression status bits used to determine how many bits are needed to access a potentially compressed block of memory. - 特許庁

エントロピー符号化部１０６は、周波数変換係数を上位ビット部と下位ビット部とに分離し、上位ビット部については圧縮符号化して出力し、下位ビット部については無圧縮状態で出力する。例文帳に追加

An entropy encoding part 106 separates frequency conversion coefficients into an upper-bit portion and a lower-bit portion, wherein an output is performed by performing compression encoding on the upper-bit portion and an output is performed by performing non-compression to the lower-bit portion. - 特許庁

出力先状態ビットマップを参照し、選択番号ビットマップをビットシフト演算することにより、不活性出力先を選択しない選択番号ビットマップを生成する。例文帳に追加

It creates the selection number bit map which does not select the inactive output destination by carrying out bit shift operation of the selection number bit map referring to an output destination state bit map. - 特許庁

方法（２００）はさらに、複数の二次変調ビット、及び変調ビットストリームの０のビット状態を含む複数のビットの各々を示す複数のマークを記憶媒体に形成するステップ（２０６）を含んでいる。例文帳に追加

The method (200) also comprises a step (206) of forming on the storage media a plurality of marks each of which indicates each of the plurality of secondarily modulated bits, and a plurality of bits including the bit state of 0 of the modulated bit stream. - 特許庁

生成回路１１０は、各状態遷移時に、レジスタ１２０に記憶されている第１ステート値の、最下位ビットのみ、最下位ビットと中央ビット、又は全ビットを反転して、第２ステート値を生成する。例文帳に追加

A generation circuit 110 generates a second state value by reversing the lowest bit, the lowest bit and a center bit, or all bits of a first state value stored in a resistor 120 in every state transition. - 特許庁

これらのデータを分離した状態で、各サンプル列の上位ビットと下位ビットを分離し（Ｓ４）、上位ビットに対して予測誤差を算出した（Ｓ５）後、可変ビット長に変換する（Ｓ６）。例文帳に追加

Higher-order bits and lower-order bits of each sample sequence are separated (S4) after these data are separated, and the higher-order bit data are converted to a variable bit length data (S6) after a predictive error is calculated for higher-order bits (S5). - 特許庁

上述した課題は、ビットパターンに基準ビットを設定するための方法であって、共通の論理状態を有する連続したビットの最大個数を有するすべてのビットシーケンスを含む一続きのビットシーケンスを前記ビットパターンにおいて識別すること、及び、前記一続きのビットシーケンスが、ビットシーケンスを２つ以上含まない場合、前記一続きのビットシーケンスにおける１つのビットシーケンスに基づいて基準ビットを割り当てること、を含むビットパターンに基準ビットを設定するための方法等により解決することができる。例文帳に追加

A method of establishing a reference bit in the bit pattern includes: identifying a series of bit sequences in the bit pattern including all bit sequences having the largest number of consecutive bits with a common logic state; and assigning a reference bit on the basis of one bit sequence in the series when the series includes only one bit sequence. - 特許庁

デインタリーブ検出部１０１はシステムビットと第１パリティビットと第２パリティビットとが個別にレートマッチされインタリーブされた状態で格納されている入力メモリ１００における各ビットの格納位置からそのビットがシステムビットであるか第１パリティビットであるか第２パリティビットであるかを検出する。例文帳に追加

A deinterleave detection section 101 detects whether each of bits is the system bit, the first bit or the second bit from the storage location of each of the bits in an input memory 100 wherein the system bits, the first parity bits, and the second parity bits are stored in a state that the bits are individually subjected to rate matching and interleaving. - 特許庁

複数のメモリセルが接続された第１のビット線及び第２のビット線と、第１のビット線及び第２のビット線に接続されたセンスアンプと、第１のビット線と第２のビット線が短絡状態にあるときに、第１のビット線及び第２のビット線の少なくとも一方をセンスアンプから切り離すスイッチと、を備えたことを特徴とする強誘電体メモリ装置。例文帳に追加

The ferroelectric memory device is provided with; first and second bit lines to which a plurality of memory cells are connected; a sense amplifier connected to the first and the second bit lines; and a switch which disconnects at least one of the first and the second bit lines from the sense amplifier when the first and the second bit lines are in a short circuit state. - 特許庁

セルバッファとの間にパリティビット用データ線を設けない状態でパリティビットのチェックを可能にする。例文帳に追加

To check a parity bit while no parity bit data line is provided between a cell buffer monitor and a cell buffer. - 特許庁

効率よく複数の量子ビットの中から任意に選択した２つの量子ビットで量子もつれ状態を生成する。例文帳に追加

To efficiently create a quantum entanglement state by two quantum bits arbitrarily selected from among a plurality of quantum bits. - 特許庁