「状態ビット」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

面内磁化状態にある部分の記録磁区情報がマスクされ、集光された光ビームのビーム径内に隣接する記録ビットが入る場合においても、高い信号品質で個々の記録ビットを分離して再生することを可能とする。例文帳に追加

To separate and reproduce individual recording bits with high signal quality even when the recording magnetic domain information of a segment in an intra-surface magnetization state is masked and the adjacent recording bits enter the inside of the beam diameter of a condensed laser beam. - 特許庁

制御回路９は、データ及びスタート生成ビットがレジスタ５にセットされた場合に、バスＢがアイドル状態となるまでウェイトし、第１の制御信号を出力し、ストップ生成ビットがレジスタ５にセットされた場合に、第２の制御信号を出力する。例文帳に追加

The bus control circuit 9 waits until the bus B comes to an idle state when data and a start generation bit are set to the register 5, and outputs a first control signal, and outputs a second control signal when a stop generation bit is set to the register 5. - 特許庁

データアクセス時において、コラムアドレスＣＡのデコード結果である参照列選択信号ＳＥＬｒｅｆに応じて１本の参照ビット線ＢＬｒが選択状態に駆動されると、選択参照ビット線ＢＬｒの電位が参照データバス線ＢＤｒｅｆへと伝達される。例文帳に追加

When one reference bit line BLr is driven to a selection state in accordance with a reference string selection signal SELref which is the result of decoding a column address CA at data access, the potential of the selection reference bit line BLr is transferred to a reference data bus line BDref. - 特許庁

受信装置２００の誤差距離合成部２８５は、送信信号ｘ２の誤差距離Δ２と送信信号ｘ１の誤差距離Δ１を合成して、１ビット目〜４ビット目の状態毎に合成誤差距離Δ１２を算出し、誤差距離抽出部２８６は、最小となる誤差距離を抽出する。例文帳に追加

An error distance synthesization part 285 of this reception device 200 synthesizes an error distance Δ2 of a transmission signal x2 and an error distance Δ1 of a transmission signal x1 to calculate a synthesized distance Δ12 for each of states of a first bit to fourth bit, and an error distance extraction part 286 extracts a minimized error distance. - 特許庁

拡散モジュール３は、前段の非線形変換モジュール群への入力データの少なくとも１つのビットの状態を後段の非線形変換モジュール群への入力データの少なくとも１つのビットへ複数の演算経路を辿って波及させるための線形変換を行う。例文帳に追加

The diffusion module 3 performs a linear conversion for spreading at least one bit state of an input data to a nonlinear conversion module group of the preceding step to at least one bit state of an input data to a nonlinear conversion module of the following step through plural operation routes. - 特許庁

ヒューズ回路１０では、１ビットの情報に対して、２以上の複数のヒューズ（１０ａ，１０ｂ，１０ｃ）が割り当てられ、複数のヒューズのいずれか１つでも切断が検出されると、該１ビットの情報については、ヒューズの切断状態に対応するデータを出力する。例文帳に追加

In the fuse circuit 10, two or more fuses (10a, 10b, 10c) are allocated to one-bit information, and when the cut state of any one of the fuses is detected, data corresponding to the cut state of the fuse is output for the one-bit information. - 特許庁

領域選択部１０４、コンテキストテーブル１０６、２ビットＬＰＳ幅テーブル１０８、境界テーブル１０９及び状態更新テーブル１１５からなる文脈計算手段は、ある時点の復号に使用する文脈から２ビット先の文脈を算出する。例文帳に追加

A context computing means composed of a region selecting section 104, a context table 106, a 2-bit LPS-width table 108, a boundary table 109 and a state updating table 115 computes a context at a 2-bit head from the context used for a decoding at one time. - 特許庁

各トラックの走行方向に沿い且つ相互に並列に記録されている所定ビット数のアドレスマークは、ヘッドが読み取り可能な２種類の状態の境界部または非境界部としての複数の遷移部（Ｇ０）〜（Ｇ７）によって記録され、かつ、２ビット毎にグループ分けして記録されている。例文帳に追加

The address marks with the prescribed number of bits recorded along the running direction of each track in parallel to each other are recorded by plural transition parts (G0)-(G7) as the boundary parts or unbounded parts in two kinds of the states readable with a head and also recorded by classifying to groups for every two bits. - 特許庁

遮断器制御手段１９は、正常終了ビット管理手段２１から正常終了ビット２２の有無についての情報を入力することにより、高速度遮断器５の自動再投入が許可されるべき状態であるか否かを判別する。例文帳に追加

A breaker control means 19 judges whether the high-speed breaker 5 is in a state or not in which automatic re-making should be permitted, by inputting data about the presence of the normal end bit 22 from the normal end bit management means 21. - 特許庁

読み出し動作状態において差動増幅型センスアンプ１１が起動された後であってカラム選択スイッチ１２によってデータ線ＤＬとビット線ＢＬとが接続される前に、容量制御スイッチＱｎ７によって付加容量Ｃ１とビット線ＢＬとが接続される。例文帳に追加

In the state of reading operation, with timing after the sense amplifier 11 is started and before the data line DL and the bit line BL are connected with each other by the switch 12, the additional capacity C1 and the bit line BL are connected with each other by the switch Qn7. - 特許庁

３線シリアルデータで動作状態を決定するＰＬＬ周波数シンセサイザシステムにおいて、同一システム上に複数のＰＬＬ周波数シンセサイザが存在した際に、ＰＬＬ周波数シンセサイザに余剰ビットを持たせ、その余剰ビットに自己認識用コードを与える。例文帳に追加

In the PLL frequency synthesizer system wherein the operating state of the PLL frequency synthesizers is determined by 3-line serial data, when a plurality of the PLL frequency synthesizers exist in the same system, excessive bits are given to the PLL frequency synthesizers and a self-recognition code is provided in the excess bits. - 特許庁

ｎ個の遊技用スイッチ70と、各遊技用スイッチ70のＯＮ／ＯＦＦ状態を示すｎビットデータを読み込み、ｎビットデータに対応した命令を出力するＣＰＵ10とを備えたスロットマシン遊技機において、ＣＰＵ10の負担を低減させる。例文帳に追加

To decrease a CPU burden for a slot game machine having n numbers of switches for game and a CPU which reads n bit data which shows ON/OFF state of each switch for game and outputs command corresponding to n bit data. - 特許庁

そして、取得した一連のトランスポート・パケットの各々のパケットの中で、前記トランスポート・パケットのエラー情報を提供する１ビットのトグル部を検出し、１ビットのトグル部の状態に応じて前記トランスポート・パケットに特定のタイプのエラーが存在するかどうかを判定する。例文帳に追加

In each packet of the acquired series of transparent packets, a one-bit toggle part for providing error information of the transport packet is detected and whether an error of a specific type exists in the transport packet is determined in accordance with a state of the one-bit toggle part. - 特許庁

両データの伝送状態としては、左目用映像データと右目用映像データのいずれか一方に、他方を１画素単位で付加して、１画素の映像データを、所定ビット数の２倍のビット数で構成して、画素クロックに同期したタイミングで伝送する。例文帳に追加

As a transport status of both the data, either the left eye video data or the right eye video data are added to the other for the unit of one pixel and video data of one pixel are constituted of the double predetermined number of bits and transported in a timing synchronous with the pixel clock. - 特許庁

画像圧縮ビットストリームの可変長符号復号装置において、伝送エラー等によってビットストリーム上で可変長符号と同期語にオーバーラップが発生した場合に、同期語やオーバーラップが発生した状態を正確に検出する。例文帳に追加

To accurately detect a state that a synchronous word or an overlap occurs when the overlap occurs in a variable length code and the synchronous word on a bit stream due to a transmission error, etc., in a variable length code decoding apparatus of an image compression bit stream. - 特許庁

ＳＩ／ＰＳＩの情報を多重した状態でパーシャルＴＳ化し、かつビットレートを任意の値に調整することで、番組関連情報（ＳＩ／ＰＳＩ）を送出しつつ、記録機器の容量に応じてビットレートを変動させることが可能なデジタル放送受信装置を提供する。例文帳に追加

To provide a digital broadcast receiver capable of changing a bit rate depending on the capacity of recording equipment while transmitting program related information (SI/PSI) by generating a partial TS while the SI/PSI information is multiplexed on the TS and adjusting the bit rate to be an optional value. - 特許庁

ここで、ＳＦ指定データについては、各サブフィールドグループの「使用」／「不使用」を上位４ビットで規定するとともに、下位４ビットで「使用」サブフィールドグループに属する４個のサブフィールドの各々において当該画素の表示状態を指定する。例文帳に追加

For the SF-designated data, "use"/"nonuse" of each sub-field group is defined by higher four bits, and a display state of the pixel is designated in each of the four sub-fields belonging to the "use" sub-field group by lower four bits. - 特許庁

パケット化部は前記コンテンツ貯蔵部に保存されているビットストリームを所定のコーディング方式に従ってパケット化し、前記端末とのネットワーク状態に変化がある時、別のコーディング方式でビットストリームをパケット化する。例文帳に追加

A packeting part packetizes the bit stream stored in the content storage part according to a predetermined coding system, and when the network state of the terminals is changed, the bit stream is packetized in the other coding system. - 特許庁

サブフレームデータ変換部２６は、階調駆動テーブル２７およびＭビットのデータにより、全サブフレームがステップビットパルスであって、駆動階調が１増加する毎に駆動状態となるサブフレームが１個ずつ増加していくサブフレームデータを作成する。例文帳に追加

With a gradation driving table 27 and the M bit data, a sub-frame data conversion part 26 forms sub-frame data in which a whole sub-frame is a step-bit pulse, and the number of sub-frames to be in a drive state is increased one by one with every one increase of the drive gradation. - 特許庁

指定ビット数を小さなビット数とすることによって、表示メモリ２０から静止画データを読み出して表示パネル１４０に静止画を表示する際に、大きなサイズの表示を可能とする一方、階調電圧生成回路３６の複数のバッファ回路の一部を非活性状態に制御する。例文帳に追加

By setting the designated number of bits to a small number, the display of large size is achieved when reading still picture data from the display memory 20 and displaying a still picture on the display panel 140, while part of a plurality of buffer circuits in a gradation voltage generation circuit 36 is controlled to be in a non-active state. - 特許庁

データを第１メモリ素子にプログラムする時、奇数ビット線BLoを浮遊とした状態で、プログラムデータを、偶数ビット線BLeを介して第１メモリ素子に与え、プログラムを抑制する電位を、セルソース線CELSRCを介して第２メモリ素子に与える。例文帳に追加

When programming data to the 1st memory component, program data is given to the 1st memory component through the even number bit line BLe, and a potential suppressing a program is given to the 2nd memory component through the cell source line CELSRC in a state suspending the odd-number bit line BLo. - 特許庁

面内磁化状態にある部分の記録磁区情報がマスクされ、集光された光ビームのビーム径内に隣接する記録ビットが入る場合においても、高い信号品質で個々の記録ビットを分離して再生可能な光磁気記録媒体を得る。例文帳に追加

To obtain a magneto-optical recording medium wherein recording magnetic domain information of the part in an in-plane magnetization state is masked and reproduction can be performed with high signal quality by separating individual recording pits even when an adjacent recording pit is put in a beam diameter of a condensed light beam. - 特許庁

シリンダハウジングにノーズを組付けた状態において、C形クランプバネが拡張することができずピストンからドライバビットが外れない構造であるので、弱いバネ力のクランプバネを用いることが可能であり、ドライバビットを引抜く際の労力を軽減できる。例文帳に追加

Since it has a structure where the C-shaped clamp spring cannot expand and the driver bit does not come loose from the piston in a state of the nose attached to a cylinder housing, a clamp spring with weak spring force can be used and labor in pulling out the driver bit can be reduced. - 特許庁

ビット線コンタクト位置及びソース線コンタクト位置の開口側壁に露出した選択ゲート線を絶縁膜で覆った状態でイオン注入を行って、ビット線コンタクト及びソース線コンタクト用の第１導電型拡散層を形成する。例文帳に追加

Select gate lines exposed to open side walls at a bit line contact position and a source line contact position are covered with an insulating film for ion implantation, and a first conductive diffusion layer is formed for bit line contact and source line contact. - 特許庁

ディジタル映像信号に基づく８ビットワード列データにワード同期データを付加し、８Ｂ／１０Ｂ変換を施して得た複合１０ビットワード列データを、受信側で必要なデータ同期状態が確実に得られように伝送できるものとする。例文帳に追加

To transmit complex 10-bit word string data obtained by performing 8B/10B conversion so that a receiving side can reliably obtain a necessary data synchronous state by attaching word synchronous data to 8-bit word stream data on the basis of a digital video signal. - 特許庁

上位コントローラとエンコーダの間でイニシャルの設定を行う第１の通信時にエンコーダの保有するアブソリュートの全データを送り、ポジションループを組む第２の通信状態において、データ変化の有る上位数ビット周辺のデータとそのビット位置を表すデータを送る。例文帳に追加

In the first communication state that the setting of initial is executed between a host controller and an encoder, all absolute data owned by the encoder are transmitted, and in the second communication state that a position loop is assembled, data in the periphery of high order several bits having data change and data indicating the bit positions are transmitted. - 特許庁

ビット線２０７に沿って並ぶ第１の列のリファレンスセル２０５は、ビット線２０８に沿って並ぶ第２のリファレンスセル２０５と並列接続されており、同一の行に位置する第１および第２の列のリファレンスセル２０５は、互いに異なる磁化状態を有している。例文帳に追加

The reference cells 205 of a first column arranged along the bit line 207 are connected in parallel with the reference cells 205 of a second column arranged along the bit line 208, and the reference cells 205 of the first and second columns positioned on the same row are in a magnetized state different each other. - 特許庁

ＡＧＣ＋Ｓ／Ｈ回路１０１でブラックレベルを付与されたアナログ画像信号に対し、Ａ／Ｄコンバータ１０２で補正用の１ビットを追加した状態でＡ／Ｄ変換を行うことにより、Ｎ＋１ビット（２^ｎ＋１）のデジタル画像データ１１３を生成する。例文帳に追加

For an analog image signal to which a black level is imparted at an AGC+S/H circuit 101, A/D conversion is performed under such a state as one bit for correction is added by an A/D converter 102 thus generating digital image data 113 of N+1 bit (2^n+1). - 特許庁

リテンションテスト時に、リテンションテスト信号ＲＴによりビット線２，３にそれぞれ接続されたトランジスタＱ２１，Ｑ２２をオフ状態とするとともに、書き込みドライバ３０によりビット線２，３の一方をハイインピーダンスにし、かつ他方に「０」を出力するような構成とする。例文帳に追加

At a retention test time, transistors Q21 and Q22 connected respectively to bit lines 2 and 3 are brought into an off state by a retention test signal RT, and one of the bit lines 2 and 3 is turned to a high impedance by a write driver 30 while '0' is outputted to the other bit line. - 特許庁

ＰＬＣのプログラム・スキャン時のスキャン遅延ＥＮＤ命令２４ではシステムＥＮＤ命令１１に加えて内部出力のスキャン遅延ビット２２を監視し、ビットが０とされるまでか、スキャン遅延時間２１の指定時間経過するまで、一時停止状態を維持する。例文帳に追加

At the program scanning by a PLC, the instruction 24 monitors the scanning delay bit 22 of an internal output in addition to the instruction 11 and maintains a temporary stop state unit the bit becomes zero or the specified time of scanning delay time 21 has elapsed. - 特許庁

セルアレイ選択トランジスタとセンスアンプビット線プリチャージトランジスタとそれらのゲートに供給される制御信号は、各トランジスタの状態が遷移する時にセルアレイビット線対に及ぼす電位変動を相殺するように設定されている。例文帳に追加

A control signal supplied to a cell array selection transistor, a sense amplifier bit line pre-charge transistor, and their gates is set so that potential variation applied to a pair of cell array bit lines is canceled when a state of each transistor is caused to transition. - 特許庁

７／８符号化回路１０が出力する８ビット符号は、磁気テープ等の情報記録媒体に記録するための記録信号を生成する等の処理を行う後段の信号処理系に供給されると共に、８ビット用状態判定回路１２に供給される。例文帳に追加

The 8-bit code outputted by the 7/8 coding encircuit 10 is fed to a signal processing system of the latter part for performing processing for generation of a recording signal, and the like, for recording on an information recording media, such as a magnetic tape, and the like, and also fed to a state determination circuit 12 for the 8 bits. - 特許庁

シリアル形式で送受信される通信情報と誤り検出ビットが障害によって全ビット“０”になった場合にも、受信側で通信状態の正誤を正しく判断することができる情報送信装置、情報受信装置及び情報通信システムを提供する。例文帳に追加

To provide an information transmitter, an information receiver, and an information communication system which can accurately judge whether a communication state is correct or incorrect on the receiving side even when all bits out of communication information and error detection bits transmitted/ received by a serial format are turned to '0' due to a fault. - 特許庁

前記装置は、異なるキューのキュー状態変数に関するステータスを表す複数のビットマスクを含み、それぞれのマスクがビットごとの論理積演算で組み合わされて、どのキューが出力にデータを解放するために選択可能かどうかが決定される。例文帳に追加

The device includes a plurality of bit masks representing a status concerning the queue state variable of different queues and the individual masks are combined by the AND operation of each bit to decide which queue is selectable for releasing data to the output. - 特許庁

スタータモータ５にスタートスイッチ４とインヒビットリレースイッチ９ａとを介して通電するスタータ駆動回路８と、前記インヒビットリレースイッチ９ａ閉結用のリレーコイル９ｂに車両の駆動系が遮断状態のときにＯＮとなる駆動系遮断検知スイッチ１１を介して通電するインヒビットリレー回路１０とを備える。例文帳に追加

This vehicle starter includes: a starter driving circuit 8 energizing the starter motor 5 through a start switch 4 and an inhibit relay switch 9a; and an inhibit relay circuit 10 energizing a relay coil 9b for closing the inhibit relay switch 9a through a drive system disconnection detection switch 11 turned on when a vehicle drive system is disconnected. - 特許庁

筒状本体部11の筒孔14の開口部側14kの最小内径を挿入する６角軸ビットの最大外径よりも大きく形成することにより、６角軸ビットが連結された状態で、筒孔14の開口部側14kにおいてビットの外周面が筒孔14の開口部側14kの内周壁面と接触しないようにした。例文帳に追加

The minimum inner diameter of an opening side 14k of the cylindrical hole 14 of the cylindrical main body 11 is formed to be larger than the maximum outer diameter of the hexagonal shaft bit, whereby an outer peripheral surface of the bit is not in contact on the opening side 14k of the cylindrical hole 14 with an inner peripheral wall face of the opening side 14k of the cylindrical hole 14 while the hexagonal shaft bit is coupled. - 特許庁

トリムビット選択信号を入力され、トリムビット選択信号によって選択されて、書込み可能及び消去可能なメモリセルを含む制御部と、前記制御部の前記メモリセルの状態に応じてトリムビット信号出力端子からハイレベル信号又はローレベル信号を出力する出力部とを備えてなる。例文帳に追加

This circuit is provided with a control section in which a trim bit selection signal is inputted, selection is performed by the trim bit selection signal, and which comprises a writable and erasable memory cell, and an output section outputting a high level signal or a low level signal from a trim bit signal output terminal in accordance with the state of the memory cell of the control section. - 特許庁

セービング状態からの復帰条件のシリアル信号をビット位置補正し、復帰時の立上がりタイミングずれにより生じるシリアル信号のビット損失を許容することでビット受信損失の影響を受けることが無い信頼性の高いハンズフリー機器におけるセービング解除方法を提供する。例文帳に追加

To provide a method of releasing saving in a reliable handsfree device by carrying out the bit position correction of the serial signal of resetting conditions from a saving state, without influencing by a bit receiving loss by permitting the bit loss of the serial signal generated by a start timing deviation at the time of resetting. - 特許庁

ドリフタ２に収容したシャンクロッド３の先端にロッド５を介してさく孔ビット６を装着し、該シャンクロッド３を前向きに打撃しかつ回転させて、岩盤等を削孔するさく孔装置Ａにおいて、さく孔ビット６がジャミング状態になったとき、掘削孔の壁面をできるだけ崩さずにさく孔ビット６を引き抜けるようにする。例文帳に追加

To pull out a drilling bit, keeping the wall surface of a drilled hole as much as possible from crumbling when the drilling bit is in a jamming state in a drilling device for drilling a rock-bed or the like with the drilling bit mounted through a rod to the tip of a shank rod accommodated in a drifter, by striking the shank rod forward while rotating it. - 特許庁

フラッシュメモリの書き込み回数を監視するフラッシュメモリ管理装置において、 前記フラッシュメモリには、書き込みの発生毎にビット状態が変わるビット列情報が記憶され、 書き込みの発生毎にカウントする回数情報が記憶されるＲＡＭと、 前記ビット列情報と前記回数情報とを照合するフラッシュメモリ管理手段と、を備える。例文帳に追加

In this flash memory management device for monitoring the write frequency to the flash memory, the flash memory comprises a RAM storing bit string information the bit state of which is changed every occurrence of writing, and storing counted frequency information every occurrence of writing, and a flash memory management means collating the bit string information with the frequency information. - 特許庁

ビット線（ＢＩＴ／ＢＩＴＢ）と、前記ビット線に接続されるメモリ要素（メモリセルまたはローカルセンスアンプ）と、ワード線が活性化（ＷＬ＝Ｈ）されることにより前記メモリ要素がアクティブ状態とされる直前の所定期間（ＰＲＥ＝Ｌ）だけ前記ビット線に所定電圧（ＶＤＤ）を印加するプリチャージ回路と、を有する。例文帳に追加

A semiconductor storage device comprises: bit lines (BIT/BITB); a memory element (memory cell or local sense amplifier) connected to the bit lines; and a precharge circuit for applying a predetermined voltage (VDD) to the bit lines for a predetermined period (PRE=L) immediately before the memory element is set to an active state by activation of a word line (WL=H). - 特許庁

疑似中間調処理回路３は、入力階調データｕの下位の（ｎ−ｍ）ビットである下位ビットデータｕ^Ｌと状態変数データｘとの和のキャリービットであるキャリーデータＣＲＹと、入力階調データｕとに基づいて、出力疑似階調データｙを生成する出力疑似階調データ算出部とを含む。例文帳に追加

The pseudo gray scale processing circuit 3 includes an output pseudo gray scale data calculation part which generates the output pseudo gray scale data y on the basis of carry data CRY which are the carry bits being the sum of the lower bit data uL which are the lower bits (n-m) of the input gray scale data u and state variable data x, and input gray scale data u. - 特許庁

復号化時に、２元エントロピ符号復号器３０の復号ビット出力の状態に応じて、コンテキストアドレス生成部２０２より、予め生成したターゲットビットの左隣ビットＣが”０”の場合と”１”の場合のコンテキストアドレスの一方を選択して出力し、コンテキストテーブル２０９からコンテキストデータを読み出す。例文帳に追加

In decoding, a context address generation part 202 selects and outputs one of context address, when the bit adjacent to a previously generated target bit to the left is '0' and '1' according to the state of the decoded bit output of the two-dimensional entropy encoder decoder 30 to read context data out of a context table 209. - 特許庁

ビットカウンタ１４１は、アクセス対象となる不揮発性メモリデバイス１１-m（ｍは０〜７のいずれか）に書き込まれるまたは当該デバイス１１-mから読み出されるアクセスデータを構成するビットのうち、物理ブロックがイレーズされている状態の論理値である第１の論理値とは異なる、第２の論理値のビットの数をカウントする。例文帳に追加

A bit counter 141 counts the number of bits of a second logical value different from a first logical value which is a logical value in a state that a physical block is erased among the bits constituting access data written in nonvolatile memory devices 11-m (m representing any of 0-7) to be accessed or read out from the device 11-m. - 特許庁

デジタル通信システムにおいてデータを送信する方法は、ａ）第１の複数のビットを表す第１のシンボルを送信する第１の送信ステップであって、シンボルは、第１の変調状態を有するステップと、ｂ）第１の複数のビットを表すさらなるシンボルを送信する少なくとも１回のさらなる送信ステップであって、さらなるシンボルのそれぞれは、さらなる変調状態を有するステップと、を含む。例文帳に追加

A method of transmitting data in a digital communication system includes (a) a first transmission step of transmitting a first symbol representing a plurality of first bits, the symbol having a first modulation state; and an at least one-more transmission step of transmitting extra symbols representing the plurality of first bits, the respective extra symbols having another modulation state. - 特許庁